[发明专利]堆叠芯片的封装方法和封装结构

说明书

本申请公开了一种堆叠芯片的封装方法和封装结构，该封装方法包括：将至少一个第一芯片的功能面黏贴于设置有胶层的载板上；将至少一个第二芯片的部分功能面分别黏贴于所述至少一个第一芯片的非功能面上，且所述第二芯片包括超出对应位置处的所述第一芯片的端部，所述端部的功能面上设置有导电柱，所述导电柱插入所述胶层；在所述胶层设置有所述第一芯片和所述第二芯片一侧形成塑封层；去除所述胶层和所述载板，所述第一芯片的功能面和所述导电柱从所述塑封层中露出。通过上述方式，本申请能够降低堆叠芯片的封装结构的高度。

技术领域

本申请属于半导体技术领域，具体涉及一种堆叠芯片的封装方法和封装结构。

背景技术

消费电子产品（例如，手机、平板等）持续的向轻薄化发展，这样就促使消费电子产品中的半导体器件也需要向轻薄化方向发展。在手持式电子产品中，特别是手机，PoP（封装上封装堆叠）结构是主流封装形式。在PoP中，底层是处理器封装，上层是存储器封装。目前电子产品对于存储的容量需求越来越大，对于手机类DRAM（动态随机存取存储器）应用，最高已经达到12GB的容量。由于单个芯片的容量有限，为实现大容量存储，需要多芯片堆叠封装。

请参阅图1，图1为现有技术中堆叠芯片的封装结构一实施方式的结构示意图，第一芯片11的非功能面110通过贴片膜13黏贴在基板16上，第一芯片11的功能面112和第二芯片12的非功能面120通过贴片膜13黏贴固定在一起。位于第一芯片11的功能面112和第二芯片12的功能面122上的焊盘通过金线与基板16形成电连接。第一芯片11、第二芯片12和金线通过塑封层17进行保护。整个封装结构通过位于基板16上的焊球18与外界进行连接。

在目前的封装结构中，由于金线成型的高度限制，以及塑封层到金线保护距离限制，塑封层到第二芯片表面的高度受到严格限制，无法持续降低。同时基板工艺由于材料限制以及基板强度的限制，超薄基板的生产难度极大，这些都限制了传统封装结构在超薄存储叠层封装中的应用。

发明内容

本申请提供一种堆叠芯片的封装方法和封装结构，以解决堆叠芯片的封装结构高度无法进一步降低的技术问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种堆叠芯片的封装方法，包括：将至少一个第一芯片的功能面黏贴于设置有胶层的载板上；将至少一个第二芯片的部分功能面分别黏贴于所述至少一个第一芯片的非功能面上，且所述第二芯片包括超出对应位置处的所述第一芯片的端部，所述端部的功能面上设置有导电柱，所述导电柱插入所述胶层；在所述胶层设置有所述第一芯片和所述第二芯片一侧形成塑封层；去除所述胶层和所述载板，所述第一芯片的功能面和所述导电柱从所述塑封层中露出。

其中，所述导电柱插入所述胶层内5-10微米。

其中，所述去除所述胶层和所述载板之后，还包括：在所述第一芯片的功能面一侧形成第一介电层，所述第一介电层覆盖所有所述第一芯片的功能面和所有所述导电柱；去除部分所述第一介电层，以使所述第一芯片的功能面上的焊盘和所有所述导电柱从所述第一介电层中露出；在所述第一介电层上形成至少一层再布线层，所述再布线层与对应位置处的所述第一芯片的焊盘和所述导电柱电连接。

其中，所述去除部分所述第一介电层，以使所述第一芯片的功能面上的焊盘和所有所述导电柱从所述第一介电层中露出的步骤，包括：研磨所述第一介电层，直至所述导电柱与所述第一介电层齐平，所述导电柱从所述第一介电层中露出；在所述第一介电层对应所述第一芯片的焊盘的位置形成第一开口，以使得所述第一芯片的焊盘从所述第一开口中露出。

其中，所述在所述第一介电层上形成至少一层再布线层的步骤包括：在所述第一介电层上形成第一再布线层，所述第一再布线层与对应位置处的所述第一芯片的焊盘和所述导电柱电连接；在所述第一再布线层上形成第二介电层，所述第二介电层对应所述第一再布线层的位置设置有第二开口；在所述第二介电层上形成第二再布线层，所述第二再布线层透过所述第二开口与所述第一再布线层电连接。