[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层，栅极层形成于半导体层上，栅极层包括主栅和扩展栅，主栅两侧的半导体层中分别形成有源极区和漏极区，扩展栅至少从主栅向源极区方向延伸，体接触区形成于源极区中，体接触区从源极区向漏极区方向延伸至靠近扩展栅的一侧与扩展栅接触，栅极离子掺杂区形成于栅极层中，栅极离子掺杂区从扩展栅的靠近体接触区的一侧至少延伸至主栅中，且在源极区指向漏极区的方向上，体接触区与栅极离子掺杂区接触。本发明的技术方案能够在考量到栅极层和体接触区的制作工艺的波动性影响的同时，还能提高器件性能。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

绝缘体上半导体(SOI)结构包含下层衬底、绝缘埋层和上层半导体层，与常规的半导体衬底相比有诸多优点，例如：消除了闩锁效应、减小了器件的短沟道效应以及改善了抗辐照能力等，使得其广泛应用于射频、高压以及抗辐照等领域。

对于SOI器件来说，如何抑制浮体效应，一直是SOI器件研究的热点之一。针对浮体效应的解决措施其中之一是采用体接触的方式使体区中积累的空穴得到释放，体接触就是在绝缘埋层上方、上层半导体层底部处于电学浮空状态的体区和外部相接触，使得空穴不在该区积累。目前，常见的实现体引出的器件结构包含BTS(Body Tied to Source)结构、T型栅结构和H型栅结构等。

其中，参阅图1，图1是一种BTS结构的示意图，从图1中可看出，在栅极层11两侧的上层半导体层(未图示)中分别形成有源极区12和漏极区13，在源极区12形成有体接触区14；且在向源极区12中离子注入形成体接触区14时，离子注入的范围从上层半导体层中延伸到部分区域(即图1中的A1区域)的栅极层11中，以确保形成的体接触区14与栅极层11接触。由于受到栅极层11、体接触区14的制作工艺的CD(关键尺寸)以及采用的掩膜版的对准(Overlay)精度的波动影响，限制了栅极层11的从源极区12向漏极区13方向上的栅长L1不能太小(例如不小于0.3微米)；但是，若栅极层11的从源极区12向漏极区13方向上的栅长L1太大，会影响器件的性能，例如栅极层11与上层半导体层之间形成有栅氧层(未图示)，会导致栅极层11、栅氧层和上层半导体层之间形成的寄生电容过大，并且也会导致功耗增加以及导通电流减小等问题。

因此，如何在考量工艺的波动性的同时，还能提高器件性能是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，使得能够在考量到栅极层和体接触区的制作工艺的波动性影响的同时，还能提高器件性能。

为实现上述目的，本发明提供了一种半导体器件，包括：

SOI衬底，包括自下向上的下层衬底、绝缘埋层和半导体层；

栅极层，形成于所述半导体层上，所述栅极层包括主栅和扩展栅，所述主栅两侧的半导体层中分别形成有源极区和漏极区，所述扩展栅至少从所述主栅向所述源极区方向延伸；

体接触区，形成于所述源极区中，所述体接触区从所述源极区向所述漏极区方向延伸至靠近所述扩展栅的一侧与所述扩展栅接触；以及，

栅极离子掺杂区，形成于所述栅极层中，所述栅极离子掺杂区从所述扩展栅的靠近所述体接触区的一侧至少延伸至所述主栅中，且在所述源极区指向所述漏极区的方向上，所述体接触区与所述栅极离子掺杂区接触。

优选地，所述扩展栅至少从所述主栅向所述源极区方向延伸包括：

所述扩展栅从所述主栅向所述源极区方向延伸，以使得所述栅极层的形状为T型；或者，所述扩展栅从所述主栅分别向所述源极区和所述漏极区方向延伸，以使得所述栅极层的形状为十字型。