[发明专利]一种电路布图生成方法、装置、计算机设备及存储介质

权利要求书

1.一种电路布图生成方法，应用于芯片，其特征在于，包括：

利用目标电路对应的寄存器传输级RTL设计信息生成目标电路图；

利用当前位置约束信息、以及所述目标电路图，生成所述目标电路的目标布图；

所述当前位置约束信息用于约束所述目标电路中，输出端与同一目标逻辑门器件连接的多个目标寄存器、与该目标逻辑门器件之间的走线距离，使得所述多个目标寄存器输出信号到达该目标逻辑门器件的时间在预设时差范围内；其中，所述输出端与同一目标逻辑门器件连接的多个目标寄存器、与该目标逻辑门器件之间的走线距离相等。

2.根据权利要求1所述的电路布图生成方法，其特征在于，所述利用当前位置约束信息、以及所述目标电路图，生成所述目标电路的目标布图，包括：

执行至少一个周期的迭代，在每个迭代周期中：利用当前位置约束信息、以及所述目标电路图，生成所述目标电路中的目标寄存器与目标逻辑门器件的布局信息；

响应于满足迭代停止条件，基于所述布局信息，生成所述目标布图。

3.根据权利要求2所述的电路布图生成方法，其特征在于，当前迭代周期的当前位置约束信息，是基于前一次迭代周期的位置约束信息确定的，或基于初始位置约束信息确定的。

4.根据权利要求3所述的电路布图生成方法，其特征在于，所述布局信息包括：目标寄存器与目标逻辑门器件分别对应的位置信息和尺寸信息；

针对每个迭代周期生成的布局信息，所述方法还包括：

基于所述目标寄存器与所述目标逻辑门器件分别对应的位置信息和尺寸信息，确定所述目标电路占据的芯片空间尺寸；

将所述芯片空间尺寸和预设的芯片空间尺寸阈值进行比对；

所述响应于满足迭代停止条件，基于所述布局信息，生成所述目标布图，包括：

响应于所述芯片空间尺寸小于或者等于所述芯片空间尺寸阈值，基于所述布局信息，生成所述目标布图。

5.根据权利要求4所述的电路布图生成方法，其特征在于，还包括：响应于所述芯片空间尺寸大于所述芯片空间尺寸阈值，基于所述当前位置约束信息生成新的位置约束信息；

将所述新的位置约束信息作为当前位置约束信息，返回利用当前位置约束信息、以及所述目标电路图，生成所述目标电路中的目标寄存器与目标逻辑门器件的布局信息的步骤。

6.根据权利要求4或5所述的电路布图生成方法，其特征在于，还包括：

响应于所述芯片空间尺寸小于或者等于所述芯片空间尺寸阈值，且位置约束信息中目标寄存器和对应目标逻辑门器件之间的距离值未达到最小值，减小所述位置约束信息中目标寄存器和对应目标逻辑门器件之间的距离值，得到新的位置约束信息，返回利用当前位置约束信息、以及所述目标电路图，生成所述目标电路中的目标寄存器与目标逻辑门器件的布局信息的步骤；

所述响应于满足迭代停止条件，基于所述布局信息，生成所述目标布图，包括：

响应于所述芯片空间尺寸小于或者等于所述芯片空间尺寸阈值，且位置约束信息中目标寄存器和对应目标逻辑门器件之间的距离值达到迭代周期中的最小值，基于所述布局信息，生成所述目标布图。

7.根据权利要求2、4或者5任一项所述的电路布图生成方法，其特征在于，所述布局信息包括：目标寄存器与目标逻辑门器件之间的走线关系信息；

针对每个迭代周期生成的布局信息，所述方法还包括：

基于所述目标寄存器与目标逻辑门器件之间的走线关系信息，确定所述目标电路是否能够部署在芯片中；

所述响应于满足迭代停止条件，基于所述布局信息，生成所述目标布图，包括：

响应于确定所述目标电路能够部署在芯片中，基于所述布局信息，生成所述目标布图。

8.根据权利要求7所述的电路布图生成方法，其特征在于，还包括：响应于确定所述目标电路不能部署在芯片中，基于所述当前位置约束信息生成新的位置约束信息；

将所述新的位置约束信息作为当前位置约束信息，返回利用当前位置约束信息、以及所述目标电路图，生成所述目标电路中的目标寄存器与目标逻辑门器件的布局信息的步骤。