[发明专利]半导体装置及其制造方法

说明书

本公开涉及一种半导体装置，包括：引线框；管芯，其利用第一焊料附接到引线框；夹片，其利用第二焊料附接到管芯，其中，夹片包括用于检查第二焊料的过量而布置的切口。

技术领域

本发明涉及一种形成半导体装置的方法。本发明还涉及一种制造半导体装置的方法。

背景技术

已知半导体装置(例如，MOSFET装置)具有分配在管芯的顶部上的过量焊料的问题。如在图1a和图1b中示出的。焊料10由于源极夹片与管芯之间的非常窄的间隙而到达管芯边缘。可以仅利用x

射线检查、利用电气测试或利用截面来检测该问题。图1a示出了x射线检查的结果。在图2中，示出了封装件的典型的截面，其中，源极夹片下面的材料层和过量的焊料是可见的。由于过量的焊料将漏极12桥接到源极电势，该装置将无法正常起作用，并且将导致电流泄漏。

该已知问题是不受控制的焊料分配在源极可焊接的顶部触点上，导致过量的焊料，这导致MOSFET装置的漏极与源极/栅极的桥接。

存在一些解决上述问题的已知方法。这些方法中的一些要求管芯设计的重大改变，这非常昂贵且低效。其它可能性是提供额外的过量的焊料检测设备，这也将是一种昂贵且低效的选择。此外，可以完成MOSFET装置封装外形尺寸的改变，但这将导致对模具和修整形成分离(trim forming singulation，TFS)工具的修改。与先前的选择相似，该选择实施起来也将非常昂贵且低效。通常，影响管芯尺寸、电性能和封装外形尺寸的任何变化都将非常困难，因此实施起来昂贵且低效。

通常，生产操作员将遵循后续步骤，以在制造MOSFET装置时进行额外的过量的焊料检测。首先，操作员将取出少量生产组装的样品，以通过将其带到可位于不同区域的x射线室来检查过量焊料。如果在夹片下面观察到较暗的图像或阴影，则表明已分配了过量的焊料。然后，操作员将返回机器并调整焊料分配设定。他们将重复该过程，直到再也看不到夹片下面有过量的焊料的痕迹。其次，如果操作员无法或错过通过x射线检查样品，则检查过量的焊料问题的下一种可能性是进行电气测试。然而，在进行最终测试之前，需要先完成装置，即，必须完成整个组装过程(模制、电镀和分离)，由于操作员将无法在封装或由塑料模制并从引线框分离之前对MOSFET装置进行测试。因此，在最终测试中发现过量的焊料之前，许多MOSFET装置将已经组装好并且必须报废。在测试由于边缘情况而未能过滤掉过量的焊料的情况下，将不报废MOSFET装置，并且在使用此类MOSFET装置期间可能失败；这显然不是优选的选择，因为它可能会引起潜在的客户投诉。第三，操作员还可以通过重复x射线工艺或通过进行横截面来验证任何短路的装置，这在得出结果之前将需要几天的时间。总而言之，用于管理过量焊料的问题的所有以上步骤都不是优选的，因为它们可能很昂贵和/或很耗时，这在MOSFET装置工业中是完全不可接受的。

图2a、图2b和图2c分别示出了已知的MOSFET装置的俯视图、等距视图和侧视图。任何过量的焊料(例如，在标记的位置14处)通过可视检查是不可见的。

图3a和图3b中示出了一种用于过量的焊料检查的已知解决方案。焊料检查孔16用于可视地检查过量的焊料。然而，当创建检查孔16时，这导致窄的宽度18。如此窄的宽度将导致较高的封装电阻。较高的封装电阻将导致MOSFET装置的更多的功耗。图3b中所示的带有检查孔16的示例仅适用于较宽的引线。这种检查孔不适用于具有窄引线的MOSFET装置。例如，这些检查孔不能用在双管芯焊盘夹片键合的封装件中。在窄引线中添加的任何孔都将导致封装电阻的增大以及引线共面性在冲压工艺期间的不稳定。

总而言之，如上所述的用于过量的焊料检查的解决方案均不适用于需要窄引线的MOSFET装置和其他半导体装置。

发明内容

各种示例实施例针对如上所述缺点和/或可以从以下公开变得显而易见的其它缺点。