[发明专利]通过考虑单元间时序进行的单元感知缺陷特性化

说明书

公开通过考虑单元间时序进行的单元感知缺陷特性化。还公开一种确定是否可在用于设计集成电路的标准库单元中检测到缺陷的方法及设备。生成缺陷检测表，其指示是否可使用输入逻辑状态的特定组合且在不同的负载条件下检测到特定缺陷。合并结果以针对输入及输出逻辑状态的每一组合提供单个度量，其指示每一缺陷的三种可能结果中的一者：(1)是否可在所有负载条件下检测到所述缺陷，(2)是否仅可在一些负载条件下检测到所述缺陷；或(3)是否无论所述负载条件为何，都无法针对输入逻辑状态的所述特定组合检测到所述缺陷。

技术领域

本公开涉及用于验证集成电路设计的操作的系统及方法，且更特定来说，涉及通过考虑单元间时序进行的单元感知缺陷特性化。

背景技术

由于在整个设计内存在非常大数目的单元，所以测试复杂集成电路(IC)的操作是很难的。复杂IC的使用一直在增长，且有迹象表明在可预见的未来其将继续增长。当前存在用于协助测试此类IC的许多工具，包含用于确保此类设计满足可靠性及操作要求的工具。用于协助测试复杂IC的一个重要工具是单元感知缺陷模型。单元感知缺陷模型标定标准库单元内部的缺陷以实现更好的缺陷覆盖及更准确的缺陷诊断。行业已针对使用最新制造技术制造的设计广泛采用单元感知缺陷模型。

发明内容

公开一种方法，其中使用多个输入、至少一个输出、及至少一个经建模缺陷对集成电路设计的单元进行建模。基于所述多个输入中的至少一者的逻辑状态的组合与所述输出中的至少一者的状态所基于的强加在所述输入中的至少一者上的第一负载条件确定模型的所述输出中的所述至少一者的所述逻辑状态。基于所述输入中的至少一者的所述逻辑状态与所述输出中的所述至少一者的所述状态所基于的强加在所述输入中的至少一者上的第二负载条件确定所述模型的所述输出中的所述至少一者的所述逻辑状态。当所述经建模缺陷中的至少一者针对输入逻辑状态的所述组合存在于所述模型中时，处理器确定所述输出中的所述至少一者的所述逻辑状态在强加所述第一负载条件的情况下是否与在强加所述第二负载条件的情况下不同。

另外，将一种系统公开为包括存储器，所述存储器用于存储在施加输入逻辑状态的预定组合的情况下是否可检测到集成电路的单元中的经建模缺陷。另外，所述系统包括处理器，所述处理器耦合到所述存储器以：(1)存储关于是否可检测到所述经建模缺陷的所述确定；(2)使用多个输入及至少一个输出对集成电路设计的单元进行建模；(3)使用至少一个经建模缺陷对所述单元进行建模；(4)基于所述多个输入中的至少一者的逻辑状态的组合与所述输出的状态所基于的强加在所述输入中的至少一者上的第一负载条件确定模型的所述输出中的至少一者的逻辑状态、基于所述输入中的至少一者的所述逻辑状态与所述输出的所述状态所基于的强加在所述输入中的至少一者上的第二负载条件确定所述模型的所述输出中的至少一者的所述逻辑状态；及(5)当所述经建模缺陷中的至少一者针对输入逻辑状态的所述组合存在于所述模型中时，确定在强加所述第二负载条件的情况下的所述输出的所述逻辑状态是否与在强加所述第一负载条件的情况下的所述输出的所述逻辑状态不同。

又另外，公开一种非暂时性计算机可读媒体，其包括当由处理器执行时致使所述处理器进行以下操作的经存储指令：(1)存储关于是否可检测到经建模缺陷的确定；(2)使用多个输入及至少一个输出对集成电路设计的单元进行建模；(3)使用至少一个经建模缺陷对所述单元进行建模；(4)基于所述多个输入中的至少一者的逻辑状态的组合与所述输出的状态所基于的强加在所述输入中的至少一者上的第一负载条件确定模型的所述输出中的至少一者的逻辑状态；(5)基于所述输入中的至少一者的所述逻辑状态与所述输出的所述状态所基于的强加在所述输入中的至少一者上的第二负载条件确定所述模型的所述输出中的至少一者的所述逻辑状态；及(6)当所述经建模缺陷中的至少一者针对输入逻辑状态的所述组合存在于所述模型中时，确定在强加所述第二负载条件的情况下的所述输出的所述逻辑状态是否与在强加所述第一负载条件的情况下的所述输出的所述逻辑状态不同。

附图说明