[发明专利]一种多针阵列式伪MOS结构测量探头

说明书

本发明属于测试技术领域，具体为一种多针阵列式伪MOS结构测量探头。本发明测量探头由外围多根探针围绕中央一根探针呈环形均匀排布组成，中央一根探针接出一根引线作为源极（或漏极）传导，外围多根探针短路连接共同接出一根引线作为漏极（或源极）传导，中央一根探针与外围多根探针的间距相同，为0.2‑5mm；外围探针数量根据测试需要灵活设置。本发明提出的测量探头可有效屏蔽测量过程中的本征漏电点，且屏蔽效果随着外围多针数目的增加而增强。该测量探头可普遍应用于绝缘层上硅（SOI）、绝缘层上锗（GeOI）、氧化层上多晶硅等结构的测量和表征。

技术领域

本发明属于测试技术领域，具体涉及一种伪MOS结构测量探头。

背景技术

伪MOS结构在参数提取方面具有独到的优势，因此，对伪MOS结构进行准确电学测量和表征的重要性不言而喻。常见的伪MOS结构包括绝缘层上硅（SOI）、绝缘层上锗（GeOI）、氧化层上多晶硅等。传统的伪MOS测量探头一般采用两探针结构外加一根背栅控制电极获取电学参量，即一根探针作为源极（或漏极）传导，另外一根探针作为漏极（或源极）传导。虽然两探针方法已经广泛商用于伪MOS结构的电学测量和表征，但是其仍然具有不可避免的缺点。具体来讲，采用两探针方法对伪MOS的测量过程往往伴随着源极和漏极区域的本征漏电点，这些漏电点对测量电流影响巨大，进而导致无法得到准确的电学特性。因此亟需对现有的两探针伪MOS测量方法加以改进。

发明内容

本发明的目的在于提出一种能够有效屏蔽测量过程中本征漏电点的多针阵列式伪MOS结构测量探头。

本发明提供的多针阵列式伪MOS结构测量探头，由外围多根探针围绕中央一根探针呈环形均匀排布组成，中央一根探针接出一根引线作为源极（或漏极）传导，外围多根探针短路连接共同接出一根引线作为漏极（或源极）传导，中央一根探针与外围多根探针的间距（L）均为0.2-5mm。

本发明中，所述外围探针数量可以根据测试需要灵活设置，一般为2根以上，例如为3-15根，例如可以设置为2，3，4，5，6，7，8等，如图1-7所示。

本发明中，所述探针材质为高速钢或碳化钨，探针对样品形成的压力在50-500g之间变化。

本发明中，所述探针之间绝缘电阻率大于10MΩ，最大不限，所述探针头的曲率半径为0.05-0.5mm。

本发明中，在测试探头上方施加有弹簧，可通过手动或半自动上下移动测试探头，使其接触伪MOS结构样品表面，且所用弹簧为可调节型，方便进行不同探头压力下的样品测试。

本发明提供的多针式的伪MOS结构测量探头，是基于新型排布方式的探针，采用中央一根探针和外围呈环状分布的多根探针共同构成的。这有效屏蔽了测量过程中的本征漏电点，使得测量电流更加准确。所述一种多针结构的伪MOS测量探头区别于传统两探针的伪MOS测量方法，并展现出更为优异的测量结果。

本发明提出的具有多针结构的伪MOS测量探头，其可普遍应用于绝缘层上硅（SOI）、绝缘层上锗（GeOI）和氧化层上多晶硅等常见伪MOS结构的测量和表征。

本发明还提出上述多针阵列式伪MOS结构测量探头的测量方式，具体步骤为：

（1）将伪MOS结构样品置于探针台上，位于测试探头正下方；

（2）手动或半自动移动所述测试探头，使测试探头下降，直至接触样品表面；

（3）缓慢向下移动所述测试探头，使所述探针头与伪MOS样品接触良好；

（4）测试结束后，缓慢向上移动所述测试探头，使测试探头离开伪MOS样品表面。

本发明提出的这种多针阵列式伪MOS结构测量探头，能够有效屏蔽测量过程中的漏电点，且屏蔽效果随着外围多针数目的增加而增强。该测量探头可成为各种伪MOS结构的更优表征仪器，并可合理拓展至其他半导体结构的测量与表征。