[发明专利]自调谐锁相环（PLL）电路

说明书

本公开涉及自调谐锁相环(PLL)电路。实施方案可以涉及用于通过锁相环(PLL)电路控制时钟信号的技术或电路。该技术可以包括识别与数字控制振荡器(DCO)的增益有关的第一参数和与时间数字转换器(TDC)的分辨率有关的第二参数。然后，该技术可以包括基于第一参数和第二参数来识别与PLL电路的环路滤波器的滤波器系数有关的第三参数。然后，电路可以基于第一、第二和第三参数输出时钟信号。可以描述或要求保护其他实施方案。

背景技术

锁相环(PLL)电路可用于将参考频率转换为所需时钟频率，该时钟频率可被电子设备的各种组件使用。时钟频率质量的一种度量可以是时钟频率的抖动或变化量。为了电子设备中的一致性，可希望最小化抖动。

附图说明

图1描绘了根据各种实施例的示例性自调谐PLL电路。

图2描绘了根据各种实施例的自调谐PLL电路的示例时钟频率优化。

图3描绘了根据各种实施例的与自调谐PLL电路的操作有关的示例技术。

图4是根据各种实施例的可以包括自调谐PLL电路的晶片和管芯的顶视图。

图5是根据各种实施例的可以包括自调谐PLL电路的集成电路(IC)设备组件的侧视截面图。

图6是根据各种实施例的可以包括自调谐PLL电路的示例电子设备的框图。

具体实施方式

在下面的详细描述中，参考形成其一部分的附图，其中，相似的附图标记始终表示相似的部分，并且在其中通过说明的方式示出了可以实践本公开的主题的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑上的改变。因此，下面的详细描述将不具有限制意义。

为了本公开的目的，短语“A或B”是指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

该描述可以使用基于视角的描述，例如顶部/底部，输入/输出，上方/下方等。这样的描述仅用于促进讨论，而无意于将本文描述的实施例的应用限制为任何特定的方向。

该描述可以使用短语“在一个实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。

可以在本文中使用术语“与...耦合”及其派生词。“耦合”可以表示以下一个或多个。“耦合”可以表示两个或多个元件直接物理或电气接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件耦合或连接在据说彼此耦合的元件之间。术语“直接耦合”可以表示两个或两个元件直接接触。

在各种实施例中，短语“第二特征上的第一特征[[形成/沉积/布置/等]]”可以表示第一特征在特征层上形成/沉积/布置/等，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如直接物理或电气接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。

可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个离散操作。但是，描述的顺序不应解释为暗示这些操作必定与顺序有关。

如所指出的，PLL电路可以是由电子设备或其IC用来基于所提供的参考信号来产生时钟信号的电路。如所指出的，输出时钟的质量的量度可以是“抖动”，其可以指的是由PLL输出的时钟信号的变化程度。

在一些实施例中，即使不同的硅晶片包括彼此具有相同设计的PLL电路，PLL电路的行为也可能从一个硅晶片到另一硅晶片而变化。例如，PLL电路可以高度依赖电压，并且小的电压变化可以影响PLL电路的性能。结果，不同的IC可能具有具有不同抖动分布的PLL电路。