[发明专利]减少应力的芯片贴装工艺

权利要求书

1.一种减少应力的芯片贴装工艺，其特征在于，包括以下步骤：

步骤S1，通过表面贴装工艺将芯片(1)贴装在基板(2)表面，回流焊接使得芯片(1)正面的各焊球(101)与基板(2)上的焊盘(201)对应连接；所述芯片(1)预设有阵列式小芯片单元；

步骤S2，从芯片(1)背面进行分割，形成沟槽(102)，将芯片(1)分割成阵列式的小芯片单元(103)；各小芯片单元(103)通过基板(2)上焊盘与布线实现阵列式的小芯片单元之间的互联；

步骤S3，在芯片(1)底部填充底填胶(3)，在芯片(1)的沟槽(102)上方施加吸力，通过芯片(1)和基板(2)的表面张力，吸收液态的底填胶(3)进入芯片(1)和基板(2)之间的空隙，再使底填胶(3)固化。

2.如权利要求1所述的减少应力的芯片贴装工艺，其特征在于，

步骤S2中，通过光刻和干法刻蚀、或刀片切割或激光切割方式将芯片(1)分割成阵列式的小芯片单元(103)。

3.一种减少应力的芯片贴装工艺，其特征在于，包括以下步骤：

步骤S1，在芯片(1)的正面制作沟槽(102)，所述沟槽(102)并不贯透芯片(1)的材质；所述芯片(1)预设有阵列式小芯片单元；

步骤S2，通过表面贴装工艺将芯片(1)贴装在基板(2)表面，回流焊接使得芯片(1)正面的各焊球(101)与基板(2)上的焊盘(201)对应连接；

步骤S3，对芯片(1)背面进行研磨或干法刻蚀，使得预先制作的沟槽(102)贯透芯片(1)剩余厚度的材质，从而将芯片(1)分割成阵列式的小芯片单元(103)；各小芯片单元(103)通过基板(2)上焊盘与布线实现阵列式的小芯片单元之间的互联；

步骤S4，在芯片(1)底部填充底填胶(3)，在芯片(1)的沟槽(102)上方施加吸力，通过芯片(1)和基板(2)的表面张力，吸收液态的底填胶(3)进入芯片(1)和基板(2)之间的空隙，再使底填胶(3)固化。

4.如权利要求3所述的减少应力的芯片贴装工艺，其特征在于，

步骤S1中，通过干法刻蚀或刀片切割或激光切割的方式制作沟槽(102)。