[发明专利]基于电荷转移的存算一体单元以及存算一体结构

权利要求书

1.一种基于电荷转移的存算一体单元，其特征在于，包括：数据存储电路、连接所述数据存储电路的放电控制电路、连接所述数据存储电路的精度保护电路、连接所述精度保护电路的电荷存储电路以及连接所述放电控制电路的输入开关控制电路；

所述数据存储电路用于存储数据，所述放电控制电路用于将所述数据存储电路内存储的数据表达出来，决定是否能通过电流；所述电荷存储电路将流入的电荷存储，输入开关控制电路根据外部输入信号决定是否将电荷输出到放电位线上，精度保护结构用于消除寄生电荷造成的精度误差；

在所述放电控制电路根据所述数据存储电路内存储的数据决定能通过电流，且所述输入开关控制电路根据所述外部输入信号决定将电荷输出到放电位线上时，所述电荷存储电路存储所述放电控制电路传输至所述输入开关控制电路的电荷，并通过所述输入开关控制电路将电荷输出到所述放电位线上，以用于完成根据所述外部输入信号和所述数据存储电路内存储的数据进行的运算；

其中，所述数据存储电路采用6T-SRAM。

2.根据权利要求1所述的基于电荷转移的存算一体单元，其特征在于，所述放电控制电路包括：第一PMOS晶体管，所述第一PMOS晶体管的源极连接电源，栅极连接所述数据存储电路，源极连接输入开关控制电路。

3.根据权利要求1所述的基于电荷转移的存算一体单元，其特征在于，所述输入开关控制电路包括：第二PMOS晶体管以及第三PMOS晶体管；

所述第二PMOS晶体管的源极连接所述放电控制电路，栅极接入第一输入信号，漏极连接所述第三PMOS晶体管的源极、所述电荷存储电路以及所述精度保护电路；

所述第三PMOS晶体管的栅极接入第二输入信号，所述第一输入信号以及所述第二输入信号互补，所述第三PMOS晶体管的漏极连接放电位线。

4.根据权利要求3所述的基于电荷转移的存算一体单元，其特征在于，所述电荷存储电路包括：电容，所述电容一端连接在所述第二PMOS晶体管漏极与所述第三PMOS晶体管的源极之间，另一端接地。

5.根据权利要求3所述的基于电荷转移的存算一体单元，其特征在于，所述电荷存储电路为寄生电容。

6.根据权利要求3所述的基于电荷转移的存算一体单元，其特征在于，所述精度保护电路包括：第一NMOS晶体管，所述第一NMOS晶体管的栅极连接所述数据存储电路，漏极连接在所述第二PMOS晶体管漏极与所述第三PMOS晶体管的源极之间，源极接地。

7.一种存算一体装置，其特征在于，包括：用于将数字输入信号转换为模拟信号的输入转换模块、连接所述输入转换模块的存算一体单元阵列、连接在所述存算一体单元阵列输出端的用于将模拟输出转换为数字输出的输出转换电路；

其中，所述存算一体单元阵列由阵列排布的多个如权利要求1至5任一项所述的基于电荷转移的存算一体单元组成。

8.根据权利要求7所述的存算一体装置，其特征在于，所述输入转换模块为脉冲截断电路。

9.根据权利要求7所述的存算一体装置，其特征在于，所述输出转换电路为电荷积分计数式电路。