[发明专利]一种混合型CMOS-忆阻全加器电路

说明书

本发明公开了一种混合型CMOS‑忆阻全加器电路，包括第一阈值型忆阻器M1、第二阈值型忆阻器M2、第三阈值型忆阻器M3，第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5、第六NMOS晶体管NM6、第七NMOS晶体管NM7、第八NMOS晶体管NM8，第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第五PMOS晶体管PM5。该电路通过调节忆阻器阻态、CMOS管的导通和截止来实现全加运算的功能，电路结构简单，对忆阻数字逻辑电路的研究具有重大意义。

技术领域

本发明属于电路设计技术领域，涉及一种具有新结构的混合型CMOS-忆阻全加器电路。

背景技术

忆阻器是表示磁通和电荷关系的二端口电路器件，具有非易失、纳米尺寸和CMOS兼容等特性。其中阈值型忆阻器模型，具有高、低两个阻值状态、可控的初始阻态和确定的阈值电压，具有明显的开关特性，与数字电路中的逻辑高和和逻辑低相对应，非常适合数字逻辑电路的应用。

因此，本发明基于阈值型忆阻器，提出一种新结构混合型CMOS-忆阻全加器电路。传统全加器电路大部分利用较多基础门电路搭建，电路结构较为复杂，在实现全加运算功能时需要大量电路元件。则改进传统全加器电路，构造简化电路变得至关重要。因此，本发明涉及一种具有更加简洁结构的忆阻全加器电路。

发明内容

针对现在技术和研究成本上存在的问题，本发明提供一种具有新结构的混合型CMOS-忆阻全加器电路，该电路通过控制忆阻器阻态的高低、CMOS晶体管的开关状态，来实现全加运算的功能，为忆阻器数字电路提供了新的应用领域和设计思路。

本发明解决技术问题所采取的技术方案如下：一种混合型CMOS-忆阻全加器电路，包括三个阈值型忆阻器，八个NMOS晶体管，五个PMOS晶体管。其中第一阈值型忆阻器M1的负端连接第二NMOS晶体管NM2的源极；第一阈值型忆阻器M1的正端连接第三NMOS晶体管NM3的栅极和第二PMOS晶体管PM2的栅极的连接点；第二阈值型忆阻器M2的负端连接第五NMOS晶体管NM5的源极；第二阈值型忆阻器M2的正端连接第六NMOS晶体管NM6的栅极和第四PMOS晶体管PM4的栅极的连接点；第三阈值型忆阻器M3的负端连接第八NMOS晶体管NM8的源极；第三阈值型忆阻器M3的正端连接信号输入端B；

第一NMOS晶体管NM1的栅极连接信号输入端A，NM1的源极连接第三NMOS晶体管NM3的漏极和第二PMOS晶体管PM2的漏极的连接点；第二NMOS晶体管NM2的栅极连接信号输入端A，NM2的漏极连接第一NMOS晶体管NM1的漏极和第一PMOS晶体管PM1的漏极的连接点，NM2的源极连接电路中间信号端Q1；第三NMOS晶体管NM3的栅极连接信号输入端B，NM3的源极连接地端；第四NMOS晶体管NM4的栅极连接电路中间信号端Q1，NM4的源极连接第六NMOS晶体管NM6的漏极和第四PMOS晶体管PM4的漏极的连接点；第五NMOS晶体管NM5的栅极连接电路中间信号端Q1，NM5的漏极连接第四NMOS晶体管NM4的漏极和第三PMOS晶体管PM3的漏极的连接点，NM5的源极连接和输出端S；第六NMOS晶体管NM6的栅极连接信号输入端C，NM6的源极连接地端；第七NMOS晶体管NM7的栅极连接电路中间信号端Q1，NM7的源极连接信号输入端C；第八NMOS晶体管NM8的栅极连接电路中间信号端Q1，NM8的漏极连接第七NMOS晶体管NM7的漏极和第五PMOS晶体管PM5的漏极的连接点，NM8的源极连接进位输出端CO；