[发明专利]一种混合型CMOS-忆阻全加器电路

权利要求书

1.一种混合型CMOS-忆阻全加器电路，其特征在于，包括第一阈值型忆阻器M1、第二阈值型忆阻器M2、第三阈值型忆阻器M3，第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5、第六NMOS晶体管NM6、第七NMOS晶体管NM7、第八NMOS晶体管NM8，第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第五PMOS晶体管PM5，通过控制忆阻器阻态、CMOS晶体管导通和截止的状态，实现全加运算的功能；

所述的第一阈值型忆阻器M1的负端连接第二NMOS晶体管NM2的源极；第一阈值型忆阻器M1的正端连接第三NMOS晶体管NM3的栅极和第二PMOS晶体管PM2的栅极的连接点；第二阈值型忆阻器M2的负端连接第五NMOS晶体管NM5的源极；第二阈值型忆阻器M2的正端连接第六NMOS晶体管NM6的栅极和第四PMOS晶体管PM4的栅极的连接点；第三阈值型忆阻器M3的负端连接第八NMOS晶体管NM8的源极；第三阈值型忆阻器M3的正端连接信号输入端B；

所述的第一NMOS晶体管NM1的栅极连接信号输入端A，NM1的源极连接第三NMOS晶体管NM3的漏极和第二PMOS晶体管PM2的漏极的连接点；第二NMOS晶体管NM2的栅极连接信号输入端A，NM2的漏极连接第一NMOS晶体管NM1的漏极和第一PMOS晶体管PM1的漏极的连接点，NM2的源极连接电路中间信号端Q1；第三NMOS晶体管NM3的栅极连接信号输入端B，NM3的源极连接地端；第四NMOS晶体管NM4的栅极连接电路中间信号端Q1，NM4的源极连接第六NMOS晶体管NM6的漏极和第四PMOS晶体管PM4的漏极的连接点；第五NMOS晶体管NM5的栅极连接电路中间信号端Q1，NM5的漏极连接第四NMOS晶体管NM4的漏极和第三PMOS晶体管PM3的漏极的连接点，NM5的源极连接和输出端S；第六NMOS晶体管NM6的栅极连接信号输入端C，NM6的源极连接地端；第七NMOS晶体管NM7的栅极连接电路中间信号端Q1，NM7的源极连接信号输入端C；第八NMOS晶体管NM8的栅极连接电路中间信号端Q1，NM8的漏极连接第七NMOS晶体管NM7的漏极和第五PMOS晶体管PM5的漏极的连接点，NM8的源极连接进位输出端CO；

所述的第一PMOS晶体管PM1的栅极连接信号输入端A，PM1的源极连接电源信号V_CC；第二PMOS晶体管PM2的栅极连接信号输入端B，PM2的源极连接电源信号V_CC；第三PMOS晶体管PM3的栅极连接电路中间信号端Q1，PM3的源极连接电源信号V_CC；第四PMOS晶体管PM4的栅极连接信号输入端C，PM4的源极连接电源信号V_CC；第五PMOS晶体管PM5的栅极连接电路中间信号端Q1，PM5的源极连接电源信号V_CC；

其中，信号输入端A和信号输入端B用于输入加数输入信号，信号输入端C用于输入进位输入信号。