[发明专利]一种基于近似复数乘法器的FFT处理器

权利要求书

1.一种基于近似复数乘法器的FFT处理器，包括若干依次级联的基本单元，每个基本单元包括一个蝶形运算单元和m个反馈单元，每个蝶形运算单元包括一个信号输入端、一个信号输出端、m个反馈输入端和m个反馈输出端，m为正整数，每个反馈输出端经对应的反馈单元与对应的反馈输出端相连，前一级基本单元中的蝶形运算单元的信号输出端通过一个复数乘法器与后一级基本单元中的蝶形运算单元的信号输入端相连，前一级基本单元中的蝶形运算单元输出的信号在复数乘法器中与旋转因子进行复数乘法运算后作为后一级基本单元中的蝶形运算单元的输入信号，所述复数乘法器包括第一～第二减法器、第一～第三加法器以及第一～第三乘法器，第一减法器的两个输入端分别输入前一级基本单元中的蝶形运算单元输出信号的实部和虚部，第二减法器的两个输入端分别输入旋转因子的实部和虚部，第一加法器的两个输入端分别输入前一级基本单元中的蝶形运算单元输出信号的实部和虚部，第一乘法器的两个输入端分别输入第一减法器的输出信号和旋转因子的虚部，第二乘法器的两个输入端分别输入第二减法器的输出信号和前一级基本单元中的蝶形运算单元输出信号的实部，第三乘法器的两个输入端分别输入第一加法器的输出信号和旋转因子的实部，第二加法器的两个输入端分别输入第一乘法器的输出信号和第二乘法器的输出信号，第三加法器的两个输入端分别输入第二乘法器的输出信号的取反信号和第三乘法器的输出信号；每个乘法器均包括Booth编码单元、部分积压缩单元和快速求和单元，所述Booth编码单元对两个乘数进行编码处理，快速产生部分积，所述部分积压缩单元对生成的部分积进行压缩，快速得到两行部分积，所述快速求和单元利用快速加法器将两行部分积相加，产生最终积；

其特征在于：对所述Booth编码单元和部分积压缩单元进行近似设计，近似设计后的Booth编码单元的部分积表达式如下：

其中，将生成的部分积排列为部分积阵列，pp_ij为部分积阵列中第i行第j列的部分积，a_j为乘数中第j位数据，b_2i+1为另一乘数中第2i+1位数据，表示异或操作；

对部分积压缩单元设计近似4-2压缩器，所述近似4-2压缩器包括或门、第一～第三或非门以及第一～第二同或门，对于部分积阵列中同一列的4个部分积，第一或非门的两个输入端分别输入该列第一行和第二行的部分积，第二或非门的两个输入端分别输入该列第三行和第四行的部分积，第三或非门的两个输入端分别输入第一或非门的输出信号和第二或非门的输出信号，第一同或门的两个输入端分别输入该列第一行和第二行的部分积，第二同或门的两个输入端分别输入该列第三行和第四行的部分积，或门的两个输入端分别输入第一同或门的输出信号和第二同或门的输出信号。

2.根据权利要求1所述基于近似复数乘法器的FFT处理器，其特征在于：当Booth编码单元生成部分积阵列后，将最后一行的符号补偿位直接删除。

3.根据权利要求1所述基于近似复数乘法器的FFT处理器，其特征在于：设置非精确因子n，仅对乘法器的低n位最低有效位进行近似，n为正整数。