[发明专利]一种控制锁相环中的功率消耗的方法、装置及锁相环设备

说明书

本发明实施例公开了一种控制锁相环PLL中的功率消耗的方法、装置及锁相环设备；该方法包括：基于环形振荡器输出的振荡频率确定用于指示工艺角的状态值；通过设定的工艺角状态与控制字之间的关系确定所述状态值所指示的工艺角状态对应的控制字；基于所述控制字设置所述PLL电路中用于控制功率消耗的元件参数。

技术领域

本发明实施例涉及射频电路设计技术领域，尤其涉及一种控制锁相环中的功率消耗的方法、装置及锁相环设备。

背景技术

当前，参考图1，常规的锁相环（PLL，Phase Locked Loop）电路10可以包括：相位/频率检测器（PFD，Phase Frequency Detector）电路12、电荷泵（CP，Charge Pump）电路14、环路滤波器（LPF，LooP Filter）电路16、正交压控振荡器（QVCO，Quadrature Voltage-Controlled Oscillator）18以及分频器（Divider）电路19。在一些示例中，PFD电路12接收基准时钟信号（Ref.CLK）以及来自分频器电路19输出的反馈信号并将这两个信号的相位进行比较，从而输出用于指示基准时钟信号与反馈信号之间相位差/误差的检测器输出信号；CP电路14接收检测器输出信号并生成与测得相位误差成比例的误差信号；LPF电路16对该误差信号进行滤波并提供用于QVCO 18的控制信号。QVCO 18生成具有基于控制信号确定的频率的VCO信号。LPF电路16通过调整该控制信号以使得反馈信号的相位被锁定到基准信号的相位。分频器电路19将VCO信号按因子N分频并向PFD电路12提供反馈信号。可以理解地，分频器因子N可以是整数或非整数值。随后，VCO信号可以缓存至本振缓存（LO_BUFFER）20并通过版图走线22提供至混频器（Mixer）24以执行下变频处理。

对于图1所示的电路，在具体电路布局过程中需要考虑功耗的控制，期望能够在不影响带外相位噪声性能或者输出电压峰峰值的前提条件下最小化功耗。

发明内容

有鉴于此，本发明实施例期望提供一种控制锁相环中的功率消耗的方法、装置及锁相环设备；能够在不同的工艺角corner条件以及在不影响带外相位噪声性能或者输出电压峰峰值的前提条件下降低PLL的功率消耗。

本发明实施例的技术方案是这样实现的：

第一方面，本发明实施例提供了一种控制锁相环PLL电路中的功率消耗的方法，所述方法包括：

基于环形振荡器输出的振荡频率确定用于指示工艺角的状态值；

通过设定的工艺角状态与控制字之间的关系确定所述状态值所指示的工艺角状态对应的控制字；

基于所述控制字设置所述PLL电路中用于控制功率消耗的元件参数。

第二方面，本发明实施例提供了一种控制锁相环PLL电路中的功率消耗的装置，所述装置包括：第一确定部分、第二确定部分和设置部分；其中，

所述第一确定部分，经配置为基于环形振荡器输出的振荡频率确定用于指示工艺角的状态值；

所述第二确定部分，经配置为通过设定的工艺角状态与控制字之间的关系确定所述状态值所指示的工艺角状态对应的控制字；

所述设置部分，经配置为基于所述控制字设置所述PLL电路中用于控制功率消耗的元件参数。

第三方面，本发明实施例提供了一种PLL设备，所述PLL设备包括：PLL电路以及第二方面所述的控制PLL电路中的功率消耗的装置；其中，所述PLL电路中至少包括：尾部设置有限流电阻的正交压控振荡器QVCO以及本振缓存LO_BUFFER。