[发明专利]一种可降低饱和压降的IGBT芯片及其制备方法

说明书

本发明提出了一种可降低饱和压降的IGBT芯片及其制备方法，所述芯片包括一衬底，所述衬底具有相互垂直的A方向和B方向，所述A方向和B方向均为与衬底垂直的晶面，为{110}晶面；所述衬底上形成有沟槽，所述沟槽方向为C方向，所述C方向与所述A方向或B方向呈预定夹角。通过使IGBT芯片的沟槽方向与衬底平边成预定度角，从而使IGBT芯片的沟道在{100}晶面上，提高IGBT芯片导通时沟道的电子迁移率，从而降低IGBT芯片的饱和压降。

技术领域

本发明涉及功率半导体器件领域，尤其涉及一种可降低饱和压降的IGBT芯片及其制备方法。

背景技术

元胞结构的功能是最大可能地降低导通压降、增加输出功率。元胞结构的布局、几何形状及尺寸、元胞密度及芯片面积决定了导通压降，导通压降是影响器件输出的重要参数。

如图1所示，沟槽IGBT的沟道是p型体区与栅极接触的区域，具体的，其包括栅极10、发射区21、发射极20、p型体区31、N-型漂移区32、p型集电区33以及集电极40。IGBT导通时电子会从沟道内从上到下流过，形成电流。电流的大小是与电子迁移率成正比的，而电子迁移率是与晶面的晶向相关。{100}晶面上的电子迁移率最高。

现有技术中，通常的晶圆为{100}晶向，但与晶圆平边垂直的晶面却是{110}晶面。现有的IGBT原胞设计多为条形或方形，但沟槽都会在{110}晶面上，这样电子迁移率就没有{100}晶面上的大，导致饱和压降较大。

发明内容

本发明的目的在于提供一种可降低饱和压降的IGBT芯片及其制备方法，可有效降低饱和降压。

为了实现上述目的，本发明提出了一种可降低饱和压降的IGBT芯片，包括一衬底，所述衬底具有相互垂直的A方向和B方向，所述A方向和B方向均为与衬底垂直的晶面，为{110}晶面；所述衬底上形成有沟槽，所述沟槽方向为C方向，所述C方向与所述A方向或B方向呈预定夹角。

进一步的，在所述的可降低饱和压降的IGBT芯片中，所述C方向与所述A方向呈预定夹角范围为40-50°。

进一步的，在所述的可降低饱和压降的IGBT芯片中，所述C方向与所述A方向呈预定夹角为45°。

此外，本申请还提出了一种可降低饱和压降的IGBT芯片的制备方法，提供一晶圆，所述晶圆具有相互垂直的A方向和B方向，所述A方向和B方向均为与晶圆垂直的晶面，为{110}晶面；在所述晶圆上形成多个原胞结构，所述原胞结构的沟槽方向为C方向，使所述C方向与所述A方向或B方向呈预定夹角。

进一步的，在所述的可降低饱和压降的IGBT芯片的制备方法中，所述C方向与所述A方向呈预定夹角范围为40-50°。

进一步的，在所述的可降低饱和压降的IGBT芯片的制备方法中，所述C方向与所述A方向呈预定夹角为45°。

与现有技术相比，本发明的有益效果主要体现在，通过使IGBT芯片的沟槽方向与衬底平边成预定度角，从而使IGBT芯片的沟道在{100}晶面上，提高IGBT芯片导通时沟道的电子迁移率，从而降低IGBT芯片的饱和压降。

这样的IGBT芯片和现有技术中原胞结构中沟槽方向与晶圆平边成0度角或90度角的设计比，由于{100}晶面的上的原子密度比{110}晶面上的原子密度低，{100}晶面的上的电子迁移率就比{110}晶面的上的电子迁移率会高，从而电流变大，饱和压降降低。

附图说明

图1为现有技术中IGBT芯片剖面结构示意图；

图2为本申请一实施例中IGBT芯片位于晶圆表面的俯视图。

具体实施方式