[发明专利]一种基于混合参考模型的多核处理器功能验证平台及方法

说明书

本发明公开了一种基于混合参考模型的多核处理器功能验证平台及方法，属于集成电路技术领域。该平台中混合参考模型由指令集模拟器和SystemVerilog模型构成。指令集模拟器为功能精准级模型，用于验证多核处理器中每条指令是否被正确执行；SystemVerilog模型为功能和时序精准级的混合模型，用于验证多核处理器执行的访存指令以及Cache一致性操作过程是否正确。针对不同的指令集架构，验证人员可以直接采用现有的指令集模拟器，如Spike、ARMulator等，可以有效缩短参考模型的设计时间开销。在本发明中，指令集模拟器和SystemVerilog模型可以同时运行，从而有效提高验证平台的仿真速度。

技术领域

本发明涉及一种基于混合参考模型的多核处理器功能验证平台及方法，属于集成电路技术领域。

背景技术

随着集成电路技术的飞速发展，越来越多的内核被集成在同一个芯片上，多核处理器已成为处理器设计的主流架构。然而，为了满足不断增长的高性能需求，处理器的规模日益增大，其功能复杂度也日益增加，为多核处理器的验证工作带来了巨大的挑战。

目前，主流的功能验证方法有：形式验证、硬件加速验证、以及基于仿真的功能验证。其中，基于仿真的功能验证方法在多核处理器的验证工作中应用最为广泛。基于仿真的功能验证通常采用自检法或者参考模型。自检法通常适用于小规模、结构简单的系统，因此，基于仿真的多核处理器验证平台通常采用参考模型进行功能验证。

基于参考模型的仿真验证平台通过比较多核处理器的仿真结果和参考模型的执行结果，来验证多核处理器的功能正确性。然而多核处理器的复杂性导致参考模型的设计难度骤然增加，验证人员通常需要花费大量的时间去构建参考模型。因此，如何快速设计准确度高、仿真速度高的参考模型对于多核处理器功能验证平台设计是至关重要的。

发明内容

为了解决目前存在的多核处理器的复杂性导致的参考模型的设计难度骤然增加、验证人员通常需要花费大量的时间去构建参考模型的问题，本发明提供了一种基于混合参考模型的多核处理器功能验证平台及方法。

本发明的第一个目的在于提供一种用于多核处理器功能验证平台中的混合参考模型，所述混合参考模型由指令集模拟器和SystemVerilog模型构成；所述指令集模拟器为功能精准级模型，用于验证多核处理器中每条指令是否被正确执行；SystemVerilog模型为功能和时序精准级的混合模型，用于验证多核处理器执行的访存指令以及Cache一致性操作过程是否正确。

可选的，所述SystemVerilog模型包括Cache一致性协议的控制逻辑、一个Cache状态历史表和一个访存请求队列。

本发明的第二个目的在于提供一种基于混合参考模型的多核处理器功能验证平台，所述平台包括一个待测的多核处理器系统DUT，一个测试激励生成器、一个混合参考模型、以及基于SystemVerilog语言的监测模块和记分板；所述混合参考模型为上述混合参考模型。

可选的，所述监测模块用于监测DUT和混合参考模型中的指令集模拟器每执行完一条指令后寄存器组的数值、监测DUT和所述SystemVerilog模型的Cache一致性协议操作流程中产生的状态转换和时序关系，以及控制所述指令集模拟器和SystemVerilog模型的协同工作。

可选的，所述待测的多核处理器系统DUT包括基于RISC-V、ARM、ALPHA和MIPS指令集架构的多核处理器系统。

本发明的第三个目的在于提供一种基于混合参考模型的多核处理器功能验证方法，所述方法应用于上述基于混合参考模型的多核处理器功能验证平台实现，所述方法包括：

步骤1、将测试激励分别加载至DUT和混合参考模型；

步骤2、监测模块开始监测并记录DUT和混合参考模型的程序执行情况；

步骤3、待测试激励被执行完毕，输出仿真log文件；