[发明专利]一种基于混合参考模型的多核处理器功能验证平台及方法

权利要求书

1.一种用于多核处理器功能验证平台中的混合参考模型，其特征在于，所述混合参考模型由指令集模拟器和SystemVerilog模型构成；所述指令集模拟器为功能精准级模型，用于验证多核处理器中每条指令是否被正确执行；SystemVerilog模型为功能和时序精准级的混合模型，用于验证多核处理器执行的访存指令以及Cache一致性操作过程是否正确。

2.根据权利要求1所述的混合参考模型，其特征在于，所述SystemVerilog模型包括Cache一致性协议的控制逻辑、一个Cache状态历史表和一个访存请求队列。

3.一种基于混合参考模型的多核处理器功能验证平台，其特征在于，所述平台包括一个待测的多核处理器系统DUT，一个测试激励生成器、一个混合参考模型、以及基于SystemVerilog语言的监测模块和记分板；所述混合参考模型为权利要求1或2所述的混合参考模型。

4.根据权利要求3所述的验证平台，其特征在于，所述监测模块用于监测DUT和混合参考模型中的指令集模拟器每执行完一条指令后寄存器组的数值、监测DUT和所述SystemVerilog模型的Cache一致性协议操作流程中产生的状态转换和时序关系，以及控制所述指令集模拟器和SystemVerilog模型的协同工作。

5.根据权利要求4所述的验证平台，其特征在于，所述待测的多核处理器系统DUT包括基于RISC-V、ARM、ALPHA、Power和MIPS指令集架构的多核处理器系统。

6.一种基于混合参考模型的多核处理器功能验证方法，其特征在于，所述方法应用于权利要求3-5任一所述的一种基于混合参考模型的多核处理器功能验证平台实现，所述方法包括：

步骤1、将测试激励分别加载至DUT和混合参考模型；

步骤2、监测模块开始监测并记录DUT和混合参考模型的程序执行情况；

步骤3、待测试激励被执行完毕，输出仿真log文件；

步骤4、记分板比较DUT和混合参考模型的仿真log文件，判断多核处理器或者混合参考模型功能是否正确，并输出覆盖率报告；

步骤5、若DUT和混合参考模型的仿真log文件不一致，检查多核处理器和混合参考模型，并改进多核处理器或混合参考模型。

7.根据权利要求6所述的方法，其特征在于，所述基于混合参考模型的多核处理器功能验证平台中的混合参考模型的SystemVerilog模型包括Cache一致性协议的控制逻辑、一个Cache状态历史表和一个访存请求队列。

8.根据权利要求7所述的方法，其特征在于，所述步骤2监测模块开始监测并记录DUT和混合参考模型的程序执行情况，包括：

步骤2.1，所述监测模块开始监测DUT和所述指令集模拟器的指令执行情况，当所述指令集模拟器中某一核的私有Cache发生访存请求缺失或主动驱逐时，所述监测模块将该访存请求传输至所述SystemVerilog模型中处理，所述指令集模拟器记录当前访存地址并继续运行测试程序，直到遇到与当前访存地址相关的指令便停下等待所述SystemVerilog模型的响应；同时，所述SystemVerilog模型依据该请求类型以及Cache状态历史表，经内部的Cache一致性协议的控制逻辑，向所述指令集模拟器和所述监测模块反馈Cache状态转换结果以及相应数据。

9.根据权利要求8所述的方法，其特征在于，所述步骤2还包括：

步骤2.2，当所述指令集模拟器中多个核同时对同一内存地址发起访存请求时，所述监测模块与所述指令集模拟器的操作同步骤2.1，所述SystemVerilog模型依据DUT的仲裁机制将多个访存请求按照顺序输入所述访存请求队列，所述SystemVerilog模型的控制逻辑以流水线的形式处理所述访存请求队列中的访存请求，并依次将Cache状态转换结果以及相应数据反馈给所述指令集模拟器和所述监测模块，此外，监测模块还记录DUT和所述混合参考模型中发起多个访存请求的核以及每个核的访存请求执行完成时间。

10.根据权利要求9所述的方法，其特征在于，所述步骤4包括：

所述记分板通过比较DUT和所述指令集模拟器每执行完一条指令后寄存器组的数值是否一致，进而判定DUT的流水线功能是否正确；所述记分板通过比较DUT和所述SystemVerilog模型对访存请求完成后的Cache状态转换结果以及相应数据是否一致，进而判定DUT中Cache一致性协议管理模块协议转换功能是否正确；所述记分板通过比较DUT和所述SystemVerilog模型对多核同时请求访存同一内存地址时每个核的访存请求执行完成顺序是否一致，进而判定DUT中Cache一致性协议管理模块的时序是否正确。