[发明专利]一种实现双冗余的Flash的结构及方法

说明书

本申请一方面涉及一种实现双冗余的Flash的结构，包括控制单元，其中，所述控制单元电性连接选择模块；所述控制单元控制所述选择模块连接基板管理控制器与主Flash或备用Flash，或者控制所述选择模块连接CPU与主Flash或者备用Flash；所述控制单元电性连接所述基板管理控制器和所述CPU。本申请另一方面涉及一种实现双冗余的Flash的方法包括在进行BIOS加载过程中主Flash和备用Flash自动切换连接CPU；还包括BIOS无法加载时，通过所述基板管理控制器进行Flash升级过程中，主Flash和备用Flash自动切换连接基板管理控制器。本申请可以实现CPU或基板管理控制器进行Flash升级，在两个Flash都无法加载BIOS时，CPU无法工作，可以通过所述基板管理控制器远程升级，使BIOS更易维护，可靠性更高。

技术领域

本申请涉及Flash设计领域，尤其涉及一种实现双冗余的Flash的结构及方法。

背景技术

CPU是计算机设备的核心组成部分，CPU在启动时，需要从Flash中加载BIOS；现有技术中，为了保证能够稳定可靠的加载BIOS成功，一般对Flash进行冗余设计，设置一个主Flash和一个备用Flash；当无法从主Flash加载到BIOS时，自动切换到另一个来进行。

现有技术中，已有的实现切换的方法是通过CPLD控制CPU复位和主Flash和备用Flash的选择，当从主Flash加载BIOS失败后，由CPLD将备用Flash选中，并向CPU输出复位信号，实现CPU从备用Flash加载BIOS启动，且在CPU工作时，完成对Flash的固件更新，然而现有技术中，当两个Flash都不能加载BIOS，造成固件更新失败的情况，当缺乏必要更新内容时，可能导致CPU无法正常加载BIOS，CPU无法工作的问题。

发明内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供了一种实现双冗余的Flash的结构及方法。

一方面，本申请提供了一种实现双冗余的Flash的结构，包括控制单元，其中，

所述控制单元电性连接选择模块；

所述控制单元控制所述选择模块连接基板管理控制器与主Flash或备用Flash，或者控制所述选择模块连接CPU与主Flash或者备用Flash；

所述控制单元电性连接所述基板管理控制器和所述CPU。

更进一步地，所述选择模块包括高速多路复用器和单极双掷模拟开关，所述控制单元电性连接所述高速多路复用器和单极双掷模拟开关的选择端口。

更进一步地，所述高速多路复用器分别电性连接所述基板管理控制器和CPU的数据传输端口，所述高速多路复用器电性连接主Flash和备用Flash的数据传输端口；

所述高速多路复用器分别电性连接所述基板管理控制器和CPU的片选端口，所述高速多路复用器电性连接所述单极双掷模拟开关的输入端口，所述单极双掷模拟开关的输出端口分别连接所述主Flash和备用Flash的片选端口。

更进一步地，所述数据传输端口为SPI总线端口中的MISO端口、MOSI端口以及CLK端口。

更进一步地，所述控制单元通过总线分别电性连接所述基板管理控制器和所述CPU，所述控制单元还通过GPIO电性连接与所述CPU。

另一方面，本申请还提供一种实现双冗余的Flash的方法，包括

1)初始化控制单元，使得所述控制单元控制高速多路复用器和单极双掷模拟开关连接CPU与主Flash；

2)所述CPU加载BIOS，并根据从主Flash的加载是否成功向所述控制单元发送指示信息；