[发明专利]一种实现双冗余的Flash的结构及方法

权利要求书

1.一种实现双冗余的Flash的结构，其特征在于，包括控制单元(1)，其中，

所述控制单元(1)电性连接选择模块；

所述控制单元(1)控制所述选择模块通过总线连接基板管理控制器(3)与主Flash(5)或备用Flash(6)，或者控制所述选择模块通过总线连接CPU(7)与主Flash(5)或者备用Flash(6)；

所述控制单元(1)电性连接所述基板管理控制器(3)和所述CPU(7)。

2.根据权利要求1所述实现双冗余的Flash的结构，其特征在于，所述选择模块包括高速多路复用器(2)和单极双掷模拟开关(4)，所述控制单元(1)电性连接所述高速多路复用器(2)和单极双掷模拟开关(4)的选择端口。

3.根据权利要求2所述实现双冗余的Flash的结构，其特征在于，所述高速多路复用器(2)分别电性连接所述基板管理控制器(3)和CPU(7)的数据传输端口，所述高速多路复用器(2)电性连接主Flash(5)和备用Flash(6)的数据传输端口；

所述高速多路复用器(2)分别电性连接所述基板管理控制器(3)和CPU(7)的片选端口，所述高速多路复用器(2)电性连接所述单极双掷模拟开关(4)的输入端口，所述单极双掷模拟开关(4)的输出端口分别连接所述主Flash(5)和备用Flash(6)的片选端口。

4.根据权利要求3所述实现双冗余的Flash的结构，其特征在于，所述总线为SPI总线，所述数据传输端口为SPI总线端口中的MISO端口、MOSI端口以及CLK端口。

5.根据权利要求4所述实现双冗余的Flash的结构，其特征在于，所述控制单元(1)通过总线分别电性连接所述基板管理控制器(3)和所述CPU(7)，所述控制单元(1)还通过GPIO电性连接与所述CPU(7)。

6.一种实现双冗余的Flash的控制方法，其特征在于,包括

1)初始化控制单元，使得所述控制单元控制高速多路复用器和单极双掷模拟开关连接CPU与主Flash；

2)所述CPU加载BIOS，并根据从所述主Flash的加载是否成功向所述控制单元发送指示信息；

3)所述控制单元根据表示失败的所述指示信息控制单元控制单极双掷模拟开关连接CPU与备用Flash的片选端口；

4)所述CPU加载BIOS，并根据从所述备用Flash的加载是否成功向所述控制单元发送指示信息；

5)所述控制单元根据所述指示信息判断加载再次失败，则所述控制单元控制所述高速多路复用器和单极双掷模拟开关连接基板管理控制器与主Flash或备用Flash，进行Flash升级，升级完成，执行2)-4)。

7.根据权利要求6所述实现双冗余的Flash的控制方法，其特征在于，所述基板管理控制器进行Flash升级过程包括：

判断所述CPU是否在对所述主Flash或所述备用Flash进行升级；

如果否，则所述控制单元控制所述高速多路复用器经数据传输通道连接所述基板管理控制器和主Flash、备用Flash，且所述控制单元控制所述单极双掷模拟开关经片选通道连接主Flash和基板管理控制器；

所述管理控制器对所述主Flash进行升级，升级成功后，所述控制单元控制所述单极双掷模拟开关经片选通道连接备用Flash和基板管理控制器，所述管理控制器对所述备用Flash进行升级。

8.根据权利要求6所述实现双冗余的Flash的控制方法，其特征在于，所述CPU进行Flash升级过程包括：

判断所述基板管理控制器是否在对所述主Flash或所述备用Flash进行升级；

如果否，则所述控制单元控制所述高速多路复用器经数据传输通道连接所述CPU和主Flash和备用Flash，且所述控制单元控制所述单极双掷模拟开关经片选通道连接主Flash和CPU；

所述CPU对所述主Flash进行升级，升级成功后，所述控制单元控制所述单极双掷模拟开关经片选通道连接备用Flash和CPU，所述CPU对所述备用Flash进行升级。