[发明专利]一种具有低导通电阻的高速自举开关

说明书

本发明公开了一种具有低导通电阻的高速自举开关，包括一个输入端口IN，用于接收输入电压；一个输出端口OUT，用于输出电压；电源电压VDD、时序开关CLK、反向时钟电压CLKR和CLKRB，共同用于控制电路的时序通断；13个NMOS晶体管以及2个PMOS晶体管、四个电容；高速自举开关整体包含时钟倍增电路、电荷泵电路、开关电路。本发明通过时钟倍增与电荷泵的结合，使开关MOS管栅源差从基本的VDD提高到2VDD，进而降低开关管导通电阻，提升开关管电压冗余度，实现优越的自举开关工作性能及高采样速率。

技术领域

本发明涉及模拟集成电路领域，具体涉及一种具有低导通电阻的高速自举开关，主要用于高速低压A/D转换器等领域集成电路的数模转换部分。

背景技术

高速传输系统已经成为当今研究的热点，近年来5G和新兴的无线标准对高速高分辨率的ADC需求越来越大。自举开关作为ADC的信号采样模块，对信号处理和ADC转换结果的准确性起着至关重要的作用。

流水线模数转换器(Pipeline ADC)作为一种主流ADC，由于其分辨率较高、采样速度快等优点得到广泛应用，其中信号采样模块对后续的模数转换起着关键作用。通常，在开关电容电路中，利用MOS开关或传输门对模拟输入信号进行采样。在理想情况下输出信号采样值与原信号相同，由于CMOS工艺下MOS管存在导通电阻，栅源级的电压差变化会导致导通电阻的变化，同时随着时钟变化电荷注入及时钟馈通现象会导致线性度更差，降低电路性能。

自举开关的提出解决了普通MOS管作为开关输入电压大于阈值电压才能导通的问题，相对于普通开关电容开关电路有了明显的电路性能提升。

现有的自举开关设计通过在时钟低电平时采样电容充电至VDD，在时钟高电平时将输入电压加上采样电容中的电压VDD传递至开关管的栅极，实现随着输入电压变化，开关管栅源极电压维持稳定的VDD不变。然而现有的自举不能很好地实现在更高的采样速率下工作的技术需求。

发明内容

本发明的目的是提供一种具有低导通电阻的高速自举开关，在高速高精度要求下，提升电路的工作性能。

为了实现上述任务，本发明采用以下技术方案：

一种具有低导通电阻的高速自举开关，包括时钟倍增电路、电荷泵电路以及开关电路，其中：

时钟倍增电路包括NMOS晶体管M1、M2，电容C1、C2以及反相器；其中，M1的漏极和M2的漏极接电源电压VDD，M1的栅极连接M2的源极和电容C2的上极板，M2的栅极连接M1的源极和电容C1的上极板，C1的下极板接反向时钟电压CLKR，CLKR经过所述反相器后接C2的下极板；

电荷泵电路包括NMOS晶体管M3、M4、M5、M6和M7，电容C3和C4；其中，M3的漏极和M4的漏极接电源电压VDD，M3的栅极和M4的栅极连接M1的源极，M3的源极接C3的上极板和M5的漏极，M4的源极接C4的上极板；M5的栅极接M2的上极板，M5的源极接C4的下极板以及M7的漏极，C3的下极板接M6的漏极，M6的栅极和M7的栅极接反向时钟电压CLKR，M6的源极和M7的源极接地端VSS；

开关电路包括PMOS晶体管M8、M10，NMOS晶体管M9、M11、M12、M13、M14、M15，其中，M8的栅极和M9的栅极接时序开关CLK，M8的源极、M12的栅极接电源电压VDD，M8的漏极接M9的漏极、M11的漏极和M10的栅极，M9的源极接C3的下极板、M11的源极和M14的源极；M10的源极接C4的上极板，M10的漏极接M11的栅极、M12的漏极、M14的栅极以及M15的栅极，M12的源极接M13的漏极，M13的栅极接反向时钟电压CLKRB，M13的源极接地端VSS；M14的漏极接输入端口IN和M15的漏极，M15的源极接输出端口OUT。