[发明专利]一种具有低导通电阻的高速自举开关

权利要求书

1.一种具有低导通电阻的高速自举开关，其特征在于，包括时钟倍增电路、电荷泵电路以及开关电路，其中：

时钟倍增电路包括NMOS晶体管M1、M2，电容C1、C2以及反相器；其中，M1的漏极和M2的漏极接电源电压VDD，M1的栅极连接M2的源极和电容C2的上极板，M2的栅极连接M1的源极和电容C1的上极板，C1的下极板接反向时钟电压CLKR，CLKR经过所述反相器后接C2的下极板；

电荷泵电路包括NMOS晶体管M3、M4、M5、M6和M7，电容C3和C4；其中，M3的漏极和M4的漏极接电源电压VDD，M3的栅极和M4的栅极连接M1的源极，M3的源极接C3的上极板和M5的漏极，M4的源极接C4的上极板；M5的栅极接M2的上极板，M5的源极接C4的下极板以及M7的漏极，C3的下极板接M6的漏极，M6的栅极和M7的栅极接反向时钟电压CLKR，M6的源极和M7的源极接地端VSS；

开关电路包括PMOS晶体管M8、M10，NMOS晶体管M9、M11、M12、M13、M14、M15，其中，M8的栅极和M9的栅极接时序开关CLK，M8的源极、M12的栅极接电源电压VDD，M8的漏极接M9的漏极、M11的漏极和M10的栅极，M9的源极接C3的下极板、M11的源极和M14的源极；M10的源极接C4的上极板，M10的漏极接M11的栅极、M12的漏极、M14的栅极以及M15的栅极，M12的源极接M13的漏极，M13的栅极接反向时钟电压CLKRB，M13的源极接地端VSS；M14的漏极接输入端口IN和M15的漏极，M15的源极接输出端口OUT。

2.根据权利要求1所述的具有低导通电阻的高速自举开关，其特征在于，一个PMOS晶体管M18和一个NMOS晶体管M19用于产生反向时钟电压CLKR：M18的源极接电源电压VDD，M18的栅极、M19的栅极接时序开关CLK，M19的源极接地，M18的漏极、M19的漏极连接并产生反向时钟电压CLKR。

3.根据权利要求1所述的具有低导通电阻的高速自举开关，其特征在于，一个PMOS晶体管M20和一个NMOS晶体管M21用于产生反向时钟电压CLKRB：M20的源极接电源电压VDD，M20的栅极、M21的栅极接时序开关CLK，M21的源极接地，M20的漏极、M21的漏极连接并产生反向时钟电压CLKRB。

4.根据权利要求1所述的具有低导通电阻的高速自举开关，其特征在于，所述高速自举开关工作在保持状态下时：

时序开关CLK关断，CLKR及CLKRB为高电平，M6、M7栅极高电平导通，C3、C4下极板低电压；同时由CLKR直接控制的C1下极板高电平，C1上极板及M1源极同M2、M3、M4栅极为高电平，M2、M3、M4导通，VDD通过M2、M3、M4流到C2、C3、C4电容上极板给C2、C3、C4充电至VDD；M1、M2、C1和C2构成时钟倍增电路，使得M3、M4向C3、C4充电；

CLK控制M8导通、M9关断，即栅极为高电平控制M10关断；VDD连接M12栅极使其常导通，CLKRB连接M13栅极使M13导通，M13源极接地，通过M12控制M11、M14、M15关断，M10和M14将开关与C4隔离；M15作为开关管关断，输入信号IN无法通过M15，输出保持不变。

5.根据权利要求1所述的具有低导通电阻的高速自举开关，其特征在于，所述高速自举开关工作在采样状态下时：

CLK转换为高电平，CLKR及CLKRB转换为低电平，M6、M7栅极低电平关断，C1下极板低电压、C2下极板高电压；C2上极板也就是M1栅极达到2倍VDD，M1导通，VDD给C1充电；

M5栅极电压即2倍VDD，M5导通使C3，C4，M5形成电荷泵结构，同时CLKRB为低电平使M13关断，CLK高电平控制M8关断、M9和M10导通，即M11、M14、M15导通；输入信号VIN通过M15开关管流到源极输出OUT，同时通过M14流至C3，C3、M5、C4电荷泵结构将C4上极板电压泵至两倍VDD+VIN，开关管M15上栅源极电压差为两倍VDD，从而整个高速自举开关跟随输入变化得到高线性度的输出。