[发明专利]半导体元件及其形成方法

说明书

一种半导体元件及其形成方法，在半导体基板的硅层中形成至少一个掺杂硅区域，并且在硅层上方形成氧化硅层。含锗材料部形成在半导体基板中，以提供p‑n结或p‑i‑n结。p‑n结或p‑i‑n结具有含锗材料部和至少一个掺杂硅区域之一。在含锗材料部上方形成不含锗的覆盖材料层。在氧化硅层和覆盖材料层上方形成第一介电材料层。第一介电材料层包括凸台区域。凸台区域从含锗材料部抬升一个覆盖材料层的厚度。覆盖材料层可以是硅覆盖层，或者可以随后被去除以形成空腔。含锗材料部的暗电流减少了。

技术领域

本揭露是有关于一种半导体元件及其形成方法。

背景技术

锗用于形成各种半导体元件，例如互补金属氧化物半导体影像感测器(CIS)和电荷耦合元件(CCD)感测器。CIS和CCD用于以高帧频和/或在弱光条件下产生二维影像。锗可用于CIS或CCD以提供对光的高灵敏度。

发明内容

在本揭露的一些实施方式中，一种半导体元件包含半导体基板、氧化硅层以及第一介电材料层。半导体基板包含硅层以及被硅层横向围绕的含锗材料部。氧化硅层覆盖半导体基板，其中含锗材料部被氧化硅层横向围绕。第一介电材料层覆盖氧化硅层并且包含自含锗材料部凸起的凸台区域，其中不含固相材料的封装空腔位于含锗材料部以及第一介电材料层的凸台区域之间，并且封装空腔包含至少一通腔，至少一通腔延伸至第一介电材料层的凸台区域中。

在本揭露的一些实施方式中，一种半导体元件包含半导体基板、氧化硅层、硅覆盖层以及第一介电材料层。半导体基板包含硅层以及被硅层横向围绕的含锗材料部。氧化硅层覆盖半导体基板，其中含锗材料部被氧化硅层横向围绕。硅覆盖层与含锗材料部的顶面接触。第一介电材料层覆盖氧化硅层以及硅覆盖层并且包含凸台区域，凸台区域自含锗材料部以硅覆盖层的厚度凸起。

在本揭露的一些实施方式中，一种半导体元件的形成方法包含：形成至少一掺杂硅区域于半导体基板的硅层中；形成氧化硅层于硅层上方；形成沟渠通过氧化硅层以及硅层的上部；形成含锗材料部于沟渠中，其中具有含锗材料部以及至少一掺杂硅区域的一者的p-n结或p-i-n结是形成；形成不含锗的覆盖材料层于含锗材料部上方；以及形成第一介电材料层于氧化硅层以及覆盖材料层上方，其中第一介电材料层包含凸台区域，凸台区域自含锗材料部以覆盖材料层的厚度凸起。

附图说明

当结合附图阅读时，得以自以下详细描述最佳地理解本揭露。需强调的是，根据本领域的标准实务，各种特征并未按比例绘制且仅用于说明目的。事实上，为了论述清楚起见，可任意地增大或减小各种特征的尺寸。

图1A至图1E是根据本揭露的第一实施方式的第一例示性结构的序列垂直剖面图；

图1F至图1I是根据本揭露的第一实施方式的第一例示性结构的替代配置；

图2A至图2E是根据本揭露的第二实施方式的第二例示性结构的序列垂直剖面图；

图2F至图2J是根据本揭露的第二实施方式的第二例示性结构的替代配置；

图3A至图3B是根据本揭露的第三实施方式的第三例示性结构的序列垂直剖面图；

图3C是图3B的第三例示性结构的平面图；

图4A至图4D是根据本揭露的第四实施方式的第四例示性结构的序列垂直剖面图；

图4E至图4G是根据本揭露的第三实施方式的第四例示性结构的替代配置；

图5是根据本揭露的实施方式绘示的用于形成半导体结构的例示性制程顺序的制程流程图。

【符号说明】

10:硅层

11:沟渠

12:第一掺杂硅部

14:第二掺杂硅部