[发明专利]阵列基板的制作方法、阵列基板及显示面板有效
申请号: | 202110391323.8 | 申请日: | 2021-04-12 |
公开(公告)号: | CN113161292B | 公开(公告)日: | 2023-04-25 |
发明(设计)人: | 陈阳;张合静;许哲豪;袁海江 | 申请(专利权)人: | 北海惠科光电技术有限公司;惠科股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12;G02F1/1362 |
代理公司: | 深圳市世纪恒程知识产权代理事务所 44287 | 代理人: | 张志江 |
地址: | 536000 广西壮族自治区北海市工业园区北海大*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 制作方法 显示 面板 | ||
1.一种阵列基板的制作方法,其特征在于,所述阵列基板的制作方法包括:
提供一基板;
在所述基板上依次形成第一金属层、栅极绝缘层和有源层;
在所述有源层上依次形成至少两层掺杂非晶硅薄膜,至少两层所述掺杂非晶硅薄膜形成掺杂层;
其中,所述掺杂非晶硅薄膜采用等离子体化学气相沉淀法沉积,至少一层所述掺杂非晶硅薄膜采用低射频功率沉积,至少一层所述掺杂非晶硅薄膜采用高射频功率沉积,所述高射频功率的范围为大于或等于6.2KW;所述低射频功率的范围为小于或等于5KW,当膜厚大于等于100埃,且小于150埃时,采用5KW及以下功率的等离子体化学气相沉淀法沉积成膜;当膜厚大于150埃时,采用6.2KW及以上功率的等离子体化学气相沉淀法沉积成膜,所述掺杂层的厚度为400埃;
在所述有源层上依次形成至少两层掺杂非晶硅薄膜的步骤包括:
在所述有源层上采用低射频功率沉积第一层掺杂非晶硅薄膜,所述第一层掺杂非晶硅薄膜的厚度在100-125埃之间;
在所述第一层掺杂非晶硅薄膜背离所述有源层的一侧采用高射频功率沉积第二层掺杂非晶硅薄膜,所述第二层掺杂非晶硅薄膜的厚度在150-200埃之间;
在所述第二层掺杂非晶硅薄膜背离所述第一层掺杂非晶硅薄膜的一侧采用低射频功率沉积第三层掺杂非晶硅薄膜,所述第三层掺杂非晶硅薄膜的厚度在100-125埃之间。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述在所述有源层上依次形成至少两层掺杂非晶硅薄膜,至少两层所述掺杂非晶硅薄膜形成掺杂层的步骤之后,还包括:
在所述掺杂层上沉积第二金属层。
3.一种阵列基板,其特征在于,所述阵列基板包括:
基板;
第一金属层,所述第一金属层设置在所述基板上;
栅极绝缘层,设于所述第一金属层上;
有源层,设于所述栅极绝缘层上;以及
掺杂层,所述掺杂层包括三层掺杂非晶硅薄膜;
其中,所述掺杂非晶硅薄膜采用如权利要求1至2任意一项所述的制作方法制作。
4.根据权利要求3所述的阵列基板,其特征在于,三层所述掺杂非晶硅薄膜的厚度不同。
5.一种显示面板,其特征在于,所述显示面板包括彩膜基板及如权利要求3或4所述的阵列基板;所述彩膜基板装设在所述阵列基板的出光方向上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北海惠科光电技术有限公司;惠科股份有限公司,未经北海惠科光电技术有限公司;惠科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110391323.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:高效四冲程发动机
- 下一篇:一种卡车车窗电机控制方法、装置及系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造