[发明专利]一种射频堆叠式功率放大器设计方法及系统有效
| 申请号: | 202110391007.0 | 申请日: | 2021-04-12 |
| 公开(公告)号: | CN113014215B | 公开(公告)日: | 2022-12-09 |
| 发明(设计)人: | 耿莉;李嘉仪;张冰 | 申请(专利权)人: | 西安交通大学 |
| 主分类号: | H03F3/20 | 分类号: | H03F3/20;H03F3/189 |
| 代理公司: | 西安通大专利代理有限责任公司 61200 | 代理人: | 高博 |
| 地址: | 710049 *** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 射频 堆叠 功率放大器 设计 方法 系统 | ||
1.一种射频堆叠式功率放大器设计方法,其特征在于,包括以下步骤:
S1、对第一层晶体管进行负载牵引仿真,得到最优负载阻抗值Zopt1;
S2、调节第二层晶体管的源输入阻抗Zin2与步骤S1第一层晶体管的最优负载阻抗Zopt,1相等,第一层晶体管工作在最佳状态;
S3、若选择的堆叠功放拓扑中的元件参数值不满足步骤S2中第一层晶体管和第二层晶体管之间的阻抗关系,对负载阻抗值进行调整,得到新的负载阻抗Zopt,1',使第二层晶体管的源输入阻抗Zin2与新负载阻抗Zopt,1'相等;
S4、当步骤S3中的新负载阻抗带来的功率损耗Ploss,1大于3dB,重新设计电路结构,直至确定第二层晶体管的设计值;
S5、对第一层晶体管和由步骤S4确定的第二层晶体管构成的结构进行整体负载牵引,使第三层晶体管的源输入阻抗Zin3与第一层晶体管和第二层晶体管的最优负载阻抗Zopt,2相等,确定第三层晶体管的设计值;若调节第一层晶体管和第二层晶体管组成的堆叠结构的负载阻抗值带来的功率损耗Ploss,2大于1.76dB,重新设计电路结构或堆叠结束;
S6、重复以上步骤,对步骤S4和步骤S5中确定的第一层晶体管M1到第k层晶体管Mk构成前k层进行整体负载牵引,使第k+1层晶体管的源输入阻抗Zin,k+1=Zop,t,若不能满足则进行相应的负载阻抗值调整,确定出第k+1层的设计值;若调整前k层堆叠结构负载阻抗值后的功率损耗Ploss,k大于堆叠结束;
S7、在步骤S4、S5和S6确定堆叠结构的设计参数值后,根据稳定性、带宽性能的要求对设计参数进行微调,加入输入匹配网络和输出匹配网络,完成整个功放设计。
2.根据权利要求1所述的射频堆叠式功率放大器设计方法,其特征在于,步骤S2至S6中,源输入阻抗Zink具体为:
S201、对第一层晶体管M1进行高频小信号建模,在漏端根据KCL得到漏源电压Vds关于栅源电压Vgs的关系式;
S202、对第k层晶体管Mk进行高频小信号建模,k≠1,通过在栅极、源极和漏极三个节点列出三个KCL的方程给出Zin的表达式,带入步骤S201中得到的第一层Vds与Vgs的关系式,得到源输入阻抗Zin,k。
3.根据权利要求2所述的射频堆叠式功率放大器设计方法,其特征在于,步骤S201中,漏端根据KCL得到漏源电压Vds关于栅源电压Vgs的关系如下:
其中,j为虚数单位,ω为角频率,Cgd为MOS管的栅漏之间电容,gm为MOS管的跨导,ro为MOS管的等效输出电阻,ZL1为M1的漏端负载阻抗,Cds为漏源之间电容。
4.根据权利要求2所述的射频堆叠式功率放大器设计方法,其特征在于,步骤S202中,源输入阻抗Zin,k为:
其中,j为虚数单位,ω为角频率,Cgd为MOS管的栅漏之间电容,Ck为第k层晶体管栅极对地电容,Cds为漏源之间电容,Cgs为栅源之间电容,gm为MOS管的跨导,ro为MOS管的等效输出电阻,ZL1为M1的漏端负载阻抗。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安交通大学,未经西安交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110391007.0/1.html,转载请声明来源钻瓜专利网。





