[发明专利]FinFET器件及其形成方法

说明书

本公开涉及FinFET器件及其形成方法。提供了一种半导体器件及其形成方法。该半导体器件包括衬底，在衬底之上的第一隔离结构和第二隔离结构，在衬底之上并且在第一隔离结构与第二隔离结构之间的半导体鳍，以及延伸穿过半导体鳍并且在第一隔离结构与第二隔离结构之间的第三隔离结构。半导体鳍的顶表面高于第一隔离结构的顶表面和第二隔离结构的顶表面。第三隔离结构包括第一电介质材料和在第一电介质材料之上的第二电介质材料。第一电介质材料与第二电介质材料之间的界面低于第一隔离结构的顶表面和第二隔离结构的顶表面。

技术领域

本公开涉及FinFET器件及其形成方法。

背景技术

半导体器件用于各种电子应用中，例如，个人计算机、手机、数码相机和其他电子设备。通常通过以下方式来制造半导体器件：在半导体衬底之上依次沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻来图案化各种材料层以在其上形成电路组件和元件。

半导体工业通过不断减小最小特征尺寸来继续提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成到给定区域中。但是，随着最小特征尺寸的减小，出现了应当解决的其他问题。

发明内容

本公开的一个实施例提供了一种半导体器件，包括：衬底；第一隔离结构和第二隔离结构，在所述衬底之上；半导体鳍，在所述衬底之上并且在所述第一隔离结构和所述第二隔离结构之间，所述半导体鳍的顶表面高于所述第一隔离结构的顶表面和所述第二隔离结构的顶表面；以及第三隔离结构，延伸穿过所述半导体鳍并且在所述第一隔离结构和所述第二隔离结构之间，所述第三隔离结构包括：第一电介质材料；以及第二电介质材料，在所述第一电介质材料之上，其中，所述第一电介质材料与所述第二电介质材料之间的界面低于所述第一隔离结构的顶表面和所述第二隔离结构的顶表面。

本公开的另一实施例提供了一种半导体器件，包括：衬底；半导体鳍，从所述衬底的顶表面延伸；栅极堆叠，沿着所述半导体鳍的顶表面和侧壁延伸；源极/漏极区域，延伸到所述半导体鳍中、与所述栅极堆叠相邻；以及隔离结构，延伸到所述半导体鳍中、与所述源极/漏极区域相邻，所述源极/漏极区域介于所述隔离结构与所述栅极堆叠之间，所述隔离结构包括：第一电介质材料；以及第二电介质材料，在所述第一电介质材料之上，其中，所述第一电介质材料与所述第二电介质材料之间的界面低于所述半导体鳍的顶表面。

本公开的又一实施例提供了一种用于形成半导体器件的方法，包括：在衬底之上形成半导体鳍；在所述半导体鳍之上形成虚设栅极结构；在所述虚设栅极结构的相对侧壁上形成间隔件；去除所述虚设栅极结构以在所述间隔件之间形成沟槽，所述沟槽暴露所述半导体鳍；对所述半导体鳍执行蚀刻工艺以将所述沟槽延伸到所述半导体鳍中；用第一电介质材料填充所述沟槽；对所述第一电介质材料进行回蚀刻；以及在所述沟槽中并且在所述第一电介质材料之上沉积第二电介质材料。

附图说明

当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方面。注意，根据工业中的标准实践，各种特征不是按比例绘制的。实际上，为了讨论的清楚，可以任意增加或减小各种特征的尺寸。

图1以三维视图示出了根据一些实施例的FinFET的示例。

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图10C、图10D、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B、图20A、图20B、图21A、图21B、图22A、图22B、图23A、图23B、图23C、图24A、图24B、图25A、图25B、图26A、图26B、图27A、图27B、图28A、图28B、图29A和图29B是根据一些实施例的制造FinFET器件的中间阶段的截面图。

具体实施方式