[发明专利]一种基于HLS构建HEVC编码芯片的方法

权利要求书

1.一种基于HLS构建HEVC编码芯片的方法，其特征在于，包括以下步骤：

1a、对于乘法器资源充裕的器件平台，选择矩阵乘法的DCT变换结构，设输入数据的向量n的数据宽度为M个点，经过线性一维DCT变换后的K个元素的输出向量N为：

；

1b、所述线性一维DCT变换后的输出向量N的矩阵形式如下：

；

其中，所述矩阵形式中的C为M个点DCT变换系数矩阵，C内部各系数值为：

；

基于正交变换的特质，将所述矩阵形式进行反变换以完成第一次一维DCT变换：

；

1c、在所述第一次一维DCT变换结束后，将所述第一次一维DCT变换后的矩阵转置进行第二次一维DCT变换，设对一个N×N的矩阵X进行二维DCT变换，其结果为：

；

其中，C为N×N的DCT变换系数矩阵；

构建HEVC编码的二维DCT变换运算，对时域的图像残差值进行第一次一维DCT变换和第二次一维DCT变换，输出变换系数矩阵，推导为输入残差数据矩阵与变换系数矩阵的相乘，实现DCT架构。

2.根据权利要求1所述的基于HLS构建HEVC编码芯片的方法，其特征在于，包括以下步骤：

2a.对于乘法器资源减少，和/或由于其他模块的必要占用导致资源紧张的器件平台，选择蝶形变换的DCT变换结构，将输入数据的向量n的M个点的任何偶数点进行DCT变换，转换为M/2点的DCT子变换与移位相加的组合，将所述DCT子变换的点数逐步二分；

2b．所述逐步二分降低至可映射为4点DCT变换运算时，使用简单的DCT变换单元，通过蝶形变换结构对所述简单的变换单元与移位单元进行组合，实现DCT架构。

3.根据权利要求1所述的基于HLS构建HEVC编码芯片的方法，其特征在于，在所述步骤1a之前还包括对所述器件平台提供HLS源文件，所述构建HEVC编码的HLS源文件的设计方法包括以下步骤：

A1. 初始化控制逻辑状态机；

A2. 获取输入数据，并根据应用需求调整数据宽度与数据格式；

A3. HLS遍历所述调整数据宽度与数据格式后的输入数据的矩阵的所有数据项，包括：通过循环方式描述，辅以循环展开HLS约束指令，使得HLS描述的算法最终映射为并行的矩阵相乘结构；

A4. 对A3步骤计算得出的数据结果进行规范化整理，并以相关接口标准执行输出动作。

4.根据权利要求2所述的基于HLS构建HEVC编码芯片的方法，其特征在于，在所述步骤2a之前还包括对所述器件平台提供HLS源文件，所述构建HEVC编码的HLS源文件的设计方法包括以下步骤：

B1. 初始化控制逻辑状态机；

B2. 获取输入数据，并根据应用需求调整数据宽度与数据格式；

B3. HLS调用嵌套子处理函数，对所述调整数据宽度与数据格式后的输入数据的多点的DCT变换运算逐步二分直至可映射为4点DCT变换运算，同时调用嵌套的HLS约束指令使得HLS描述的算法迭代计算出偶数下标的系数数据；

B4.HLS对所有所述调整数据宽度与数据格式后的输入数据的矩阵的所有数据项执行循环遍历，确保HLS描述的算法最终可映射为蝶形变换的硬件结构；

B5. 对B4步骤计算得出的数据结果进行规范化整理，并以相关接口标准执行输出动作。

5.根据权利要求1或2所述的基于HLS构建HEVC编码芯片的方法，其特征在于，在选择所述DCT变换结构的实现架构后，分别可生成出矩阵乘法和蝶形变换两种结构的HDL代码，配合HLS实战策略约束指令得到RTL级的封装模块，配合Testbench进行多次设计迭代与优化，最终结合HDL物理与时序约束，生成可综合的高效设计网表结果。

6.根据权利要求1所述的基于HLS构建HEVC编码芯片的方法，其特征在于，所述1C步骤中的所述实现DCT架构的硬件核心是乘法运算器与累加器组合的处理单元PE，在PE内部对应输入图像残差数据和变换矩阵数据相乘，经单时钟周期延迟后与下一组数据相乘的结果累加。

7.根据权利要求2所述的基于HLS构建HEVC编码芯片的方法，其特征在于，所述2b步骤中的所述实现DCT架构是基于蝶形运算单元，通过结合普通加法器和移位器进行等效替换。