[发明专利]半导体存储器装置和操作该半导体存储器装置的方法

说明书

本文提供了一种半导体存储器装置和操作该半导体存储器装置的方法。该半导体存储器装置包括存储器块、外围电路和控制逻辑。存储器块包括分别联接到多条源极选择线的多个子块。外围电路对存储器块执行编程操作。控制逻辑被配置为控制外围电路，以增大联接到存储器块的公共源极线的电压，将多条源极选择线当中的至少一条源极选择线的电压增大到第一电压电平，以及设置联接到存储器块的位线的电压并且将至少一条源极选择线的电压从第一电压电平增大到第二电压电平。

技术领域

本公开的各种实施方式大体上涉及一种电子装置，更具体地，涉及一种半导体存储器装置和操作该半导体存储器装置的方法。

背景技术

半导体存储器装置可以具有二维(2D)结构，其中在半导体基板上水平地布置串(string)。另选地，存储器装置可以具有三维(3D)结构，其中在半导体基板上垂直地层叠串。随着具有2D结构的存储器装置达到其物理缩小限制(scaling limitation)(即，集成度的限制)，半导体制造商正在生产包括垂直层叠在半导体基板上的多个存储器单元的3D存储器装置。

发明内容

本公开的一个实施方式可以提供一种半导体存储器装置。该半导体存储器装置可以包括存储器块、外围电路和控制逻辑。存储器块可以包括分别联接到多条源极选择线的多个子块。外围电路可以被配置为对存储器块执行数据编程操作。控制逻辑可以被配置为控制外围电路，以增大联接到存储器块的公共源极线的电压，将多条源极选择线当中的至少一条源极选择线的电压增大到第一电压电平，以及设置联接到存储器块的位线的电压并且将所述至少一条源极选择线的电压从第一电压电平增大到第二电压电平。

本公开的一个实施方式可以提供一种操作半导体存储器装置的方法。基于该操作半导体存储器装置的方法，可以对具有多个子块的存储器块进行编程。多个子块可以分别联接到多条源极选择线。可以增大联接到存储器块的公共源极线的电压，可以将多条源极选择线当中的至少一条源极选择线的电压增大到第一电压电平，并且可以在将所述至少一条源极选择线的电压从第一电压电平增大到第二电压电平的同时设置联接到存储器块的位线的电压。

本公开的一个实施方式可以提供一种操作半导体存储器装置的方法。基于该操作半导体存储器装置的方法，可以对具有多个子块的存储器块进行编程。多个子块可以分别联接到多条源极选择线。可以增大联接到存储器块的公共源极线的电压，可以将多条源极选择线当中的至少一条源极选择线的电压增大到第一电压电平，并且可以设置联接到存储器块的位线的电压并且可以将所述至少一条源极选择线的电压从第一电压电平增大到第二电压电平。

附图说明

图1是示出根据本公开的一个实施方式的半导体存储器装置的框图。

图2是示出图1的存储器单元阵列的一个实施方式的图。

图3是示出图2的存储器块BLK1至BLKz中的任意一个存储器块BLKa的电路图。

图4是示出图2的存储器块BLK1至BLKz中的任意一个存储器块BLKb的示例的电路图。

图5是示出形成存储器块的子块的示例的图。

图6A是详细示出图5所示的子块当中的第一子块的电路图。

图6B是示出第一子块和第二子块中包括的一些单元串的电路图。

图7是示出根据本公开的一个实施方式的半导体存储器装置100中包括的页缓冲器PB1的电路图。

图8是示出根据本公开的一个实施方式的半导体存储器装置的编程操作的图。

图9是详细示出根据本公开的一个实施方式的半导体存储器装置的编程操作的时序图。

图10是示出根据本公开的一个实施方式的操作半导体存储器装置的方法的流程图。