[发明专利]多封装系统及用于封装在半导体封装中的裸晶

权利要求书

1.一种多封装系统，其特征在于，该多封装系统包括第一半导体封装和第二半导体封装，该第一半导体封装至少包括第一裸晶和第二裸晶，该第二半导体封装至少包括第三裸晶；

其中，该第一裸晶包括：

第一处理电路，用于执行指定功能；

第一可配置输入/输出IO接口电路；以及，

第二可配置IO接口电路；

其中，该第二裸晶包括：

第二处理电路，用于执行指定功能；以及，

第三可配置IO接口电路，其通过封装内走线耦接到该第一可配置IO接口电路；

其中，该第三裸晶包括：

第三处理电路，用于执行指定功能；以及，

第四可配置IO接口电路，其通过封装间走线耦接到该第二可配置IO接口电路；

其中，该第一处理电路通过该第一可配置IO接口电路和该第三可配置IO接口电路与该第二处理电路进行通信，该第一可配置IO接口电路和该第三可配置IO接口电路被配置为执行单端封装内通信；该第一处理电路通过该第二可配置IO接口电路和该第四可配置IO接口电路与该第三处理电路进行通信，该第二可配置IO接口电路和该第四可配置IO接口电路被配置为执行差分封装间通信；以及，该第一可配置IO接口电路和该第二可配置IO接口电路具有相同的电路设计。

2.如权利要求1所述的多封装系统，其特征在于，该相同的电路设计包括第一信道电路和第二信道电路，其中，该第一信道电路包括：

第一多工器，用于复用从该第一处理电路获得的第一并行数据输入，以产生第一串行数据输出；以及，

第一驱动电路，用于根据该第一串行数据输出来产生第一发射机TX比特流；

该第二信道电路包括：

第二多工器，用于复用从该第一处理电路获得的第二并行数据输入，以产生第二串行数据输出；以及，

第二驱动电路，用于根据该第二串行数据输出来产生第二TX比特流；

其中，关于该第一可配置IO接口电路，从该第一处理电路获得的该第一并行数据输入和该第二并行数据输入分别为单端数据输入；以及，

其中，关于该第二可配置IO接口电路，从该第一处理电路获得的该第一并行数据输入和该第二并行数据输入构成差分数据输入。

3.如权利要求1所述的多封装系统，其特征在于，该相同的电路设计包括：

多工器，用于复用从该第一处理电路获得的并行数据输入，以产生串行数据输出，其中，该并行数据输入是单端数据输入；以及，

第一驱动电路，用于根据该串行数据输出来生成第一发射机TX比特流，其中，该第一驱动电路包括辅助处理电路，该辅助处理电路用于根据该串行数据输出来生成第二TX比特流，其中，该第二TX比特流是该第一TX比特流的反相版本；

其中，关于该第一可配置IO接口电路，该第二TX比特流不被输出至任何的封装内走线或者该第一驱动电路是关闭的；以及，

其中，关于该第二可配置IO接口电路，构成差分TX比特流的该第一TX比特流和该第二TX比特流被输出至封装间走线的至少一部分或者该第一驱动电路是被启用的。

4.如权利要求2或3所述的多封装系统，其特征在于，关于该第一可配置IO接口电路，不传送单端时钟数据输入。

5.如权利要求2或3所述的多封装系统，其特征在于，关于该第二可配置IO接口电路，不传送差分时钟数据输入。

6.如权利要求2所述的多封装系统，其特征在于，关于该第一可配置IO接口电路，该单端数据输入是单端时钟数据输入。

7.如权利要求2所述的多封装系统，其特征在于，关于该第二可配置IO接口电路，该差分数据输入是差分时钟数据输入。