[发明专利]半导体结构制作方法及半导体结构

说明书

本发明提供一种半导体结构制作方法及半导体结构，涉及半导体制造技术领域，用于解决半导体结构稳定性和半导体器件的性能较低的技术问题，包括：提供设有多个间隔设置的有源区的基底；在基底上依次形成第一叠层结构和第一光刻胶层；对第一光刻胶层负显影，形成第一图案；沿第一图案刻蚀第一叠层结构，在第一叠层结构中形成第二图案；以具有第二图案的第一叠层结构为掩膜，刻蚀基底至预设深度以形成凹陷，保留的基底上形成多个间隔设置的凸台，凹陷环绕凸台，凸台间暴露有源区。通过对第一光刻胶层一次负显影，且对第一叠层结构一次刻蚀，避免了两次显影、刻蚀的对准问题，降低了凸台间桥接可能性，提高半导体结构的稳定性和半导体器件的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构制作方法及半导体结构。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

然而，随着尺寸微缩，现有的位线结构制造过程中易发生单点桥连作用，导致位线触点与位线触点发生短路，影响器件性能；另外圆形位线接触孔图案，占据了较大的位线空间，位线蚀刻过程中，易破环相邻位线触点的侧壁，导致位线结构不稳定。

发明内容

鉴于上述问题，本发明实施例提供一种半导体结构制作方法及半导体结构，用于提高半导体结构的稳定性和半导体器件的性能。

为了实现上述目的，本发明实施例提供如下技术方案：

本发明实施例的第一方面提供一种半导体结构制作方法，其包括：提供基底，所述基底中设置有多个间隔设置的有源区；在所述基底上依次形成第一叠层结构和第一光刻胶层；以第一掩膜板为掩膜对所述第一光刻胶层进行负显影，形成第一图案；沿所述第一图案刻蚀所述第一叠层结构，在所述第一叠层结构中形成第二图案；以具有所述第二图案的第一叠层结构为掩膜，刻蚀所述基底至预设深度以形成凹陷，并在保留的所述基底上形成多个间隔设置的凸台，所述凹陷环绕所述凸台，所述凸台之间暴露有所述有源区。

本发明实施例提供的半导体结构制作方法具有如下优点：

本发明实施例提供的半导体结构制作方法包括：提供设置有多个间隔设置的有源区的基底；在基底上依次形成第一叠层结构和第一光刻胶层；以第一掩膜板为掩膜对第一光刻胶层进行负显影，形成第一图案；沿第一图案刻蚀第一叠层结构，在第一叠层结构中形成第二图案；以具有第二图案的第一叠层结构为掩膜，刻蚀基底至预设深度以形成凹陷，并在保留的基底上形成多个间隔设置的凸台，凹陷环绕凸台，凸台之间暴露有源区。相较于相关技术中形成两次光刻胶层，且每次光刻胶层进行显影，并对中间层两次刻蚀形成所需图案，本发明实施例通过对第一光刻胶层一次负显影，且对第一叠层结构一次刻蚀形成所需图案，避免了两次显影、刻蚀的对准问题，提高了半导体结构的稳定性和半导体器件的性能。此外，第一叠层结构无需回填，减少了制程，也减少了第一叠层结构的层数，从而降低第一叠层结构的复杂度。通过第一叠层结构向基底传递所需图案，降低了凸台之间的桥接的可能性，从而进一步提高半导体结构的稳定性和半导体器件的性能。

如上所述的半导体结构制作方法中，所述预设深度为所述基底厚度的1/5～1/3。

如上所述的半导体结构制作方法中，所述第一掩膜板的图形为多个间隔设置的椭圆形。

如上所述的半导体结构制作方法中，在所述基底上依次形成第一叠层结构和第一光刻胶层的步骤包括：在所述基底上依次形成绝缘层、第一导电层、硬掩模层、第一掩膜层和第一抗反射层；在所述第一抗反射层上形成第一光刻胶层。