[发明专利]半导体结构制作方法及半导体结构

权利要求书

1.一种半导体结构制作方法，其特征在于，包括：

提供基底，所述基底中设置有多个间隔设置的有源区；

在所述基底上依次形成第一叠层结构和第一光刻胶层；

以第一掩膜板为掩膜对所述第一光刻胶层进行负显影，形成第一图案；

沿所述第一图案刻蚀所述第一叠层结构，在所述第一叠层结构中形成第二图案；

以具有所述第二图案的第一叠层结构为掩膜，刻蚀所述基底至预设深度以形成凹陷，并在保留的所述基底上形成多个间隔设置的凸台，所述凹陷环绕所述凸台，所述凸台之间暴露有所述有源区；

在所述基底上依次形成第一叠层结构和第一光刻胶层的步骤包括：

在所述基底上依次形成绝缘层、第一导电层、硬掩模层、第一掩膜层和第一抗反射层；

在所述第一抗反射层上形成第一光刻胶层；

以具有所述第二图案的第一叠层结构为掩膜，刻蚀所述基底至预设深度以形成凹陷的步骤之后，还包括：

去除所述第一抗反射层、第一掩膜层和硬掩模层，以暴露所述第一导电层；

在所述凹陷中填满第二导电层，且所述第二导电层覆盖所述第一导电层；

去除所述绝缘层上的部分所述第二导电层和全部所述第一导电层，使剩余的所述第二导电层与所述绝缘层齐平；

在所述绝缘层和剩余的所述第二导电层上依次形成第三导电层和保护层；

去除部分所述保护层、所述第三导电层和剩余的所述第二导电层，以形成多条间隔设置的位线；每条所述位线沿第一方向延伸且经过所述有源区和所述凸台，多条所述位线沿第二方向排布；所述第一方向与所述第二方向垂直。

2.根据权利要求1所述的半导体结构制作方法，其特征在于，所述预设深度为所述基底厚度的1/5～1/3。

3.根据权利要求1所述的半导体结构制作方法，其特征在于，所述第一掩膜板的图形为多个间隔设置的椭圆形。

4.根据权利要求1所述的半导体结构制作方法，其特征在于，所述绝缘层的材质包括氮化硅，所述第一导电层的材质包括多晶硅，所述硬掩模层的材质包括氧化硅，所述第一掩膜层的材质包括SOH，所述第一抗反射层的材质包括氮氧化硅。

5.根据权利要求1所述的半导体结构制作方法，其特征在于，所述位线包括第一位线结构和第二位线结构，所述第一位线结构和所述第二位线结构交替设置，且所述第一位线结构位于所述有源区上，所述第二位线结构位于所述凸台上。

6.根据权利要求1所述的半导体结构制作方法，其特征在于，去除所述绝缘层上的部分所述第二导电层和全部所述第一导电层之后，还包括：

去除所述绝缘层和部分所述第二导电层，以使剩余的所述第二导电层与所述基底齐平。

7.根据权利要求1所述的半导体结构制作方法，其特征在于，所述第三导电层的材质包括钨，所述保护层的材质包括氮化硅。

8.根据权利要求1所述的半导体结构制作方法，其特征在于，去除部分所述保护层、所述第三导电层和剩余的所述第二导电层，以形成多条间隔设置的位线之前，还包括：

在所述保护层上形成第二叠层结构；

在所述第二叠层结构上形成第二光刻胶层，以第二掩膜板为掩膜对所述第二光刻胶层进行正显影，形成第三图案；

沿所述第三图案刻蚀所述第二叠层结构，在所述第二叠层结构中形成第四图案；

以具有所述第四图案的所述第二叠层结构为掩膜，刻蚀所述保护层、所述第三导电层和所述第二导电层，剩余的所述保护层、所述第三导电层和所述第二导电层形成所述位线。

9.根据权利要求8所述的半导体结构制作方法，其特征在于，所述位线的高度为90-100nm。

10.根据权利要求8所述的半导体结构制作方法，其特征在于，所述第二掩膜板的图形为多个平行排布的长方形。