[发明专利]集成芯片

说明书

本发明一些实施例关于集成芯片，其包括下侧内连线介电层，配置于基板上。内连线线路，配置于下侧内连线介电层上；以及第一内连线介电层，配置于内连线线路的外侧侧壁周围。含石墨烯的保护衬垫层，直接配置于内连线线路的外侧侧壁与内连线线路的上表面上。集成芯片还包括第一蚀刻停止层，直接配置于第一内连线介电层的上表面上；以及第二内连线介电层，配置于第一内连线介电层与内连线线路上。此外，内连线通孔延伸穿过第二内连线介电层、直接配置于保护衬垫层上、并电性耦接至内连线线路。

技术领域

本发明实施例一般涉及集成芯片，更特别地涉及形成内连线通孔于内连线线路上的方法。

背景技术

随着半导体集成芯片的结构尺寸缩小，形成集成芯片的单元密度增加，且单元之间的空间减少。这些空间减少受限于光刻的光绕射、对准光罩、隔离与装置效能等因素。随着任两个相邻的导电结构之间的距离缩小，电容增加而加大能号与时间延迟。因此研究制造技术与装置设计以减少集成芯片尺寸，并维持或改善集成芯片的效能。

发明内容

本发明一些实施例关于集成芯片，其包括下侧内连线介电层，配置于基板上；内连线线路，配置于下侧内连线介电层上；第一内连线介电层，配置于内连线线路的外侧侧壁周围；保护衬垫层，直接配置于内连线线路的外侧侧壁与内连线线路的上表面上；第一蚀刻停止层，直接配置于第一内连线介电层的上表面上；第二内连线介电层，配置于第一内连线介电层与内连线线路上；以及内连线通孔，延伸穿过第二内连线介电层、直接配置于保护衬垫层上、并电性耦接至内连线线路，其中保护衬垫层包括石墨烯。

本发明其他实施例关于集成芯片，其包括：内连线线路，配置于基板上；第一内连线介电层，横向围绕内连线线路；保护衬垫层，配置于内连线线路的上表面上并分隔内连线线路与第一内连线介电层；第一蚀刻停止层，配置于第一内连线介电层上并直接接触第一内连线介电层；第二蚀刻停止层，配置于保护衬垫层与第一蚀刻停止层上，并直接接触保护衬垫层与第一蚀刻停止层；第二内连线介电层，配置于第二蚀刻停止层上；以及内连线通孔，延伸穿过第二内连线介电层与第二蚀刻停止层，以电性接触内连线线路。

本发明又一实施例关于集成芯片的形成方法，其包括：形成导电层于基板上；移除导电层的部分以形成内连线线路于基板上；形成保护衬垫层于内连线线路的外侧表面上；形成第一内连线介电层于内连线线路周围；选择性地形成第一蚀刻停止层于第一内连线介电层上，而不形成第一蚀刻停止层于保护衬垫层上；形成第二内连线介电层于第一蚀刻停止层与保护衬垫层上；进行图案化与移除工艺，以形成空洞于直接配置于内连线线路上的第二内连线介电层中；以及将导电材料填入空洞以形成耦接至内连线线路的内连线通孔。

附图说明

图1是一些实施例中，具有保护衬垫层所覆盖的内连线线路与未延伸低于保护衬垫层的上方内连线通孔的集成芯片的剖视图。

图2及图3是一些其他实施例中，具有保护衬垫层所覆盖的内连线线路与未延伸低于保护衬垫层的上方内连线通孔的集成芯片的剖视图。

图4是一些其他实施例中，保护层所覆盖且耦接至下方半导体装置的内连线线路的剖视图。

图5至图13、图14A、图14B、及图15是一些实施例中，具有保护衬垫层所覆盖的内连线线路的集成芯片的形成方法的剖视图，其中保护衬垫层有助于避免上方内连线通孔低于内连线线路的最顶部表面。

图16是一些实施例中，对应图5至图13、图14A、图14B、及图15的方法的流程图。

附图标记说明：

d₁：第一距离

d₂：第二距离

h₁：第一高度

h₂：第二高度