[发明专利]高Latch up能力的失效安全IO电路

权利要求书

1.一种高Latch up能力的失效安全IO电路，其特征在于：包含一失效安全IO基础电路以及一电阻R1；

所述的失效安全IO基础电路包含有第一及第二控制端输入接口，从外界通过所述第一及第二控制端输入接口分别输入第一及第二控制信号，以控制所述电路的工作；

所述的失效安全IO基础电路还包含有一PAD端，所述PAD端为信号电流通道；

所述的失效安全IO基础电路还包含有一电源正极以及一电源负极，所述电源负极接地；

所述的电源正极通过电阻R1接到外部电源。

2.如权利要求1所述的高Latch up能力的失效安全IO电路，其特征在于：所述的失效安全IO基础电路为一NMOS、一PMOS以及一高压选择电路组成；所述的第一控制信号接PMOS的栅极，所述第二控制信号接NMOS的栅极，所述的NMOS的源极为所述的失效安全IO基础电路的电源负极，失效安全IO基础电路通过所述的电源负极接地；

所述的PMOS与NMOS串联，即PMOS的漏端与NMOS的漏端相连；所述PMOS与NMOS的串联节点为PAD端；

所述PMOS的源端与电阻R1的第一端相连，所述电阻R1的第二端为外部电源的连接端；在所述PMOS的漏端与电阻R1的第二端之间还接有一高压选择电路，所述PMOS的bulk端连接到高压选择电路；所述高压选择电路实现PMOS的bulk端在外部电源电压与PAD之间切换；

发生latch up时，所述PMOS的N阱悬空，整个失效安全IO电路寄生等效为N阱悬空的晶闸管SCR。

3.如权利要求1所述的高Latch up能力的失效安全IO电路，其特征在于：所述的电阻R1的阻值为5～10Ω。

4.如权利要求2所述的高Latch up能力的失效安全IO电路，其特征在于：所述的电路在正常工作状态下，工作电压为VDDH，所述PMOS管输出的驱动电流为Iout，电阻R1的阻值为R，所以在电阻R1上形成的压降为VR1=Iout*R，PMOS管源端电压VDDH’=VDDH-VR1；调整电阻R1的阻值R使所述电阻R1上的压降不高于工作电压VDDH的5%，整个电路正常工作不受影响；

所述电路发生Latch up时，假定Latch up的保持电压为Vh，保持电流为Ih；Latch up发生时所述保持电流Ih为驱动电流Iout的至少20倍；所述寄生的SCR 两端的压降为VDDH’=VDDH- VR’= VDDH-Ih*R；VDDH’小于latch up 需要的保持电压Vh， 假定成立，所述电路能抑制Latch up。

5.如权利要求4所述的高Latch up能力的失效安全IO电路，其特征在于：所述的工作电压VDDH为5.5V，所述驱动电流Iout为10mA。

6.如权利要求4所述的高Latch up能力的失效安全IO电路，其特征在于：发生Latch up时，所述的保持电流Ih为至少200mA,高则达到安培级电流。

7.如权利要求4所述的高Latch up能力的失效安全IO电路，其特征在于：当寄生SCR两端的压降低于保持电压或者外界供给的电流低于保持电流时，不发生Latch up。