[发明专利]超导高速存储器

说明书

本发明提供一种超导高速存储器，包括：输入缓冲阵列，用于并行暂存输入数据；存储阵列，连接于输入缓冲阵列的输出端，包括多个存储块，用于并行存储输入缓冲阵列输出的数据；输出缓冲阵列，连接于存储阵列的输出端，用于并行暂存存储阵列输出的数据；地址译码控制电路，连接输入缓冲阵列、存储阵列及输出缓冲阵列，分别为输入缓冲阵列及第二缓冲阵列提供有效信号，为存储阵列提供置位信号及复位信号。本发明的超导高速存储器架构简单，可以对并行数据进行存储，拓展了目前应用超导电路实现的高速存储器只能存储串行数据的现状，且无需加入额外的并串转换电路，简化了设计、缩短了存取时间、也降低了片上硬件资源的消耗。

技术领域

本发明涉及超导电路设计领域，特别是涉及一种超导高速存储器。

背景技术

超导SFQ电路，是包含有RSFQ、LV-RSFQ、ERSFQ、RQL、AQFP等利用超导环中有无Single Flux Quantum(SFQ)单磁通量子的存储来代表0/1信号的数字电路，由于其速度和功耗等性能指标都远远优于半导体CMOS电路：其频率可高达几百GHz，目前已实现的具有逻辑功能的SFQ数字电路最高频率达到770GHz；其工作功耗低，实现0/1状态转换所需能量仅为10-20J(单个约瑟夫森结触发所需能量)。应用超导SFQ电路实现高性能计算，具有半导体电路无可比拟的优势，所以国际上有多个科研机构陆续开展了应用SFQ电路实现超高速计算机的研究。

利用超导SFQ电路实现的计算机采用冯诺依曼架构，计算机的整体性能在很大程度上依赖于存储器，而存储器的存取速度也直接影响到计算机可工作的最高频率。在若干种利用SFQ电路实现存储器的方案之中，移位寄存器结构是目前国际上唯一一种具有高频测试结果的结构。但是目前国际上已报道的基于移位寄存器的存储器均采用串行结构，对数据的存储采用一拍一存，一拍一取，读/写操作所需时钟周期数较多，且存储容量完全取决于移位寄存器移位的深度，可扩展性差，严重限制了超导计算机的运行位数和性能。本发明就是针对目前串行存储存在的问题，提出了一种简单的存储架构解决方案，实现高速并行存储。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超导高速存储器，用于解决现有技术中串行存储的读/写操作所需时钟周期数多、存储容量不易扩展、限制超导计算机运行位数和性能等问题。

为实现上述目的及其他相关目的，本发明提供一种超导高速存储器，所述超导高速存储器至少包括：

输入缓冲阵列，用于并行暂存输入数据；

存储阵列，连接于所述输入缓冲阵列的输出端，包括多个存储块，用于并行存储所述输入缓冲阵列输出的数据；

输出缓冲阵列，连接于所述存储阵列的输出端，用于并行暂存所述存储阵列输出的数据；

地址译码控制电路，连接所述输入缓冲阵列、所述存储阵列及所述输出缓冲阵列，分别为所述输入缓冲阵列及所述第二缓冲阵列提供有效信号，为所述存储阵列提供置位信号及复位信号。

可选地，所述输入缓冲阵列包括多个第一触发器；各第一触发器的数据输入端分别接收对应的输入数据，时钟端连接第一有效信号，数据输出端分别连接各存储块的输入端。

可选地，所述存储阵列包括多个并行的移位寄存器，各移位寄存器分别作为一存储块实现数据存储。

更可选地，所述移位寄存器包括第一分流模块、第二分流模块、非破坏性读出模块、第一或逻辑模块及n个第二触发器；

所述第一分流模块接收输入时钟信号，并将所述输入时钟信号分别提供给各第二触发器；

各第二触发器依次串联，第二触发器串联结构的输出端连接所述第二分流模块的输入端；

所第二分流模块的第一输出端输出数据，第二输出端连接所述非破坏性读出模块的输入端；