[发明专利]金属围坝的压膜方法以及由此制得的金属围坝和陶瓷基板

说明书

本发明公开了金属围坝的压膜方法及由此制得的金属围坝和陶瓷基板，包括以下步骤：压膜层数为三层以上，第一层膜双面热压，第一层膜之外的膜分别进行单面冷压，形成至少三层以上的干膜。本发明的有益效果是通过对压膜工艺的改进，采用热压+冷压的方式可以实现三层以上压膜，干膜表面平整，无褶皱异常。打破了现有工艺对压膜层数限制的束缚。

技术领域

本发明涉及微电子封装领域技术，尤其涉及金属围坝的压膜方法以及由此制得的金属围坝和陶瓷基板。

背景技术

目前对封装气密性及可靠性要求较高的传感器、晶体振荡器、谐振器、功率型半导体、激光器等光电器件来说，一般采用陶瓷基板封装，其常用结构是在带有线路层的陶瓷底座上设置金属围坝，金属围坝与陶瓷底座围构形成密封腔室，用于放置器件芯片，填充封装胶水、惰性气体或者直接抽真空，从而实现高可靠性的气密封装。

在金属围坝的制作工艺中，包括压膜-曝光-显影-电镀-抛光-中测-成型-成品，其中压膜是基础，压膜质量的好坏直接影响后续工艺甚至成品质量，而目前压膜一般为单层，最大层数为三层，但是有时候客户要求的铜厚度超过膜的厚度，而膜的厚度是固定的，必须通过增加膜的层数来匹配铜的厚度，而当压膜层数为三层时会出现干膜起皱异常，现场难以操作等问题，如图1所示，当进行第三层压膜时左下角功能区内干膜起皱异常。

中国发明专利公开号CN106783755B公开了一种带镀铜围坝的陶瓷封装基板制备方法，包括有以下步骤：（1）薄膜金属化：（2）制作陶瓷底座上的独立线路及环形镀铜层；（3）整平；（4）电镀加厚；本发明通过采用薄膜金属化、贴干膜、曝光显影、电镀铜和整平的方式制作陶瓷底座线路层，再通过重复贴干膜、曝光显影、电镀加厚工艺制作独立线路外围的镀铜围坝，获得带镀铜围坝的陶瓷封装基板，该方法并没有提到压干膜的层数是多少。也未见其它公开的关于三层以上压膜的报导。

发明内容

本发明要解决的技术问题是现有的围坝压膜层数有限制，为此提供一种能够压膜至三层以上无异常的金属围坝的压膜方法以及由此制得的金属围坝和陶瓷基板。

本发明尝试对压膜层数进行增加，进行了多层压膜测试

产线正常参数，线速1m/min，温度110℃，压力4kg/cm²。背面一层，正面多层，从第二层压膜开始，产品背面垫上无硫纸，阻隔背面压膜。

根据测试结果可知：产线正常压膜参数压膜，从第三层开始出现干膜起皱异常，影响正常曝光显影，和线路图形。

为了避免第三层干膜起皱，对压膜参数进行调试，降低压力

根据上表的实验结果，降低压膜压力，对第三层压膜后干膜起皱异常改善较小，且随着压膜层数变多，仍不可行。但从起皱层压膜过程分析，压膜时由正常的TL朝上调整为TL朝下，进行实验：

根据上表数据可以看出，压膜效果存在明显改善，但压至最后两层时，同样出现干膜起皱异常，较TL朝上轻微。但此方式不适用于产线批量作业，TL朝下压膜时，去除保护膜的干膜存在粘性，容易粘到滚轮上，且不方便人员操作，不可行。

对以上实验进行原因分析：通过对起皱干膜外观检验，以及各实验条件下干膜起皱过程分析，主要原因有：

a.基板干膜厚度达到一定高度时，再次压膜，基板进出压膜轮高度差过大，导致干膜起皱；

b.压膜过程基板表面线路铜层区域与干膜区域硬度存在较大区别，导致基板表面不平整，压膜压力不均，造成干膜起皱；

c.经过加热的干膜，压膜时质地很软被拉伸，受力不均即会导致干膜起皱。