[发明专利]骤回静电放电（ESD）电路、ESD保护电路及其制造方法

说明书

骤回静电放电(ESD)保护电路包括：衬底中的第一阱、晶体管的漏极区、晶体管的源极区、晶体管的栅极区以及嵌入在第一阱中的第二阱。第一阱具有第一掺杂剂类型。漏极区在第一阱中，并且具有不同于第一掺杂剂类型的第二掺杂剂类型。源极区在第一阱中，具有第二掺杂剂类型，并且在第一方向上与漏极区分开。栅极区在第一阱和衬底上方。第二阱嵌入在第一阱中，并且与漏极区的部分相邻。第二阱具有第二掺杂剂类型。本发明的实施例还涉及ESD保护电路及其制造制造骤回ESD保护电路的方法。

技术领域

本发明的实施例涉及骤回静电放电(ESD)电路、ESD保护电路及其制造方法。

背景技术

集成电路(IC)小型化的最新趋势已导致更小的器件消耗更少的功率，但比以前提供了更高的速度。由于各种因素，例如更薄的电介质层厚度和相关的降低的电介质击穿电压，小型化工艺还增加了器件对静电放电(ESD)事件的敏感性。ESD是电子电路损坏的原因之一，也是半导体先进技术中的考虑因素之一。

发明内容

根据本发明实施例的一个方面，提供了一种骤回静电放电(ESD)保护电路，包括：第一阱，位于衬底中，第一阱具有第一掺杂剂类型；晶体管的漏极区，漏极区在第一阱中，并且具有不同于第一掺杂剂类型的第二掺杂剂类型；晶体管的源极区，源极区在第一阱中，具有第二掺杂剂类型，并且在第一方向上与漏极区分开；晶体管的栅极区，栅极区在第一阱和衬底上方；以及第二阱，嵌入在第一阱中，并且与漏极区的部分相邻，并且第二阱具有第二掺杂剂类型。

根据本发明实施例的另一个方面，提供了一种静电放电(ESD)保护电路，包括：第一阱，位于衬底中，第一阱具有第一掺杂剂类型；第一晶体管的漏极区，漏极区位于第一阱中，并且具有与第一掺杂剂类型不同的第二掺杂剂类型；第一晶体管的源极区，源极区在第一阱中，具有第二掺杂剂类型，并且在第一方向上与漏极区分开；第一晶体管的栅极区，栅极区在第一阱和衬底上方；第二阱，嵌入在第一阱中，并且与源极区的部分相邻，并且第二阱具有第二掺杂剂类型；以及抽头阱，位于第一阱中且具有第一掺杂剂类型，并且耦接到源极区。

根据本发明实施例的又一个方面，提供了一种制造骤回ESD保护电路的方法，方法包括：在衬底中制造第一阱，第一阱在第一方向上延伸，并且具有第一掺杂剂类型；在第一阱中制造晶体管的漏极区，漏极区在第一方向上延伸，并且具有不同于第一掺杂剂类型的第二掺杂剂类型；在第一阱中制造晶体管的源极区，源极区在第一方向上延伸，具有第二掺杂剂类型，并且在不同于第一方向的第二方向上与漏极区分开；在第一阱中制造第二阱，第二阱在第一方向上延伸，具有第二掺杂剂类型，并且与漏极区的部分相邻，以及制造晶体管的栅极区，栅极区在漏极区和源极区之间，并且在第一阱和衬底上方。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据一些实施例的集成电路的示意框图。

图1B是根据一些实施例的集成电路的部分的等效电路的电路图。

图2A是根据一些实施例的集成电路的截面图。

图2B是根据一些实施例的集成电路的等效电路的截面图。

图2C是与其他方法相比的一些实施例的波形图。

图3A是根据一些实施例的具有多个骤回器件单元的骤回器件阵列的框图。

图3B是根据一些实施例的布局设计的图。

图4A是根据一些实施例的集成电路的示意框图。

图4B是根据一些实施例的布局设计的图。

图5A是根据一些实施例的集成电路的截面图。