[发明专利]一种多模式选择的模数转换器

说明书

本发明公开了一种多模式选择的模数转换器，涉及集成电路技术领域，包括含有非交叠时钟、自举开关、运算放大器类型选择模块、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑单元、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器；本发明采用第一延时选择器和第二延时选择器，第一延时选择器和第二延时选择器均采用三种相同的延时时间，通过选择延时时间方式，形成九种不同延时的异步时钟，从而达到采样频率可调；本发明中采用运算放大器类型选择模块，包含两种运算放大器：一级运放加二级锁存、比较器，通过运放类型选择器，通过运放类型选择器，从而选择运算放大器类型；本发明中电容阵列采用一个传输门开关，通过传输门开关关断闭合状态实现位数转换。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种多模式选择的模数转换器。

背景技术

A/D 转换器是连接模拟系统与数字信号处理系统重要的桥梁，在数字信号处理技术及无线通信领域的广泛应用，使得对基于 CMOS 工艺的 ADC（ Analog-to-digitalconverter，模数转换器）的需求量日益增加，多种模式转换的ADC可以根据现实场景应用不同场合，有的场合需要高精度、高采样率的ADC,有的场合需要高精度、较低采样率的ADC。传统SAR（ Successive Approximation Register，逐次逼近型）A/D转换电路的采样频率固定，不能实现采样频率可调，而且精度（即DAC的位数）和运算放大器固定，不能进行精度转换，也不能进行运算放大器类型转换。

发明内容

本发明所要解决的技术问题是针对背景技术的不足提供了一种多模式选择的模数转换器，采用第一延时选择器和第二延时选择器，第一延时选择器和第二延时选择器均采用三种相同的延时，第一延时选择器和第二延时选择器提供9种延时选择，从而实现了采样频率可调；采用第一运算放大器和第二运算放大器，通过运放类型选择模块实现第一运算放大器和第二运算放大器的转换；采用的DAC电容阵列包括传输门开关，通过传输门开关关断闭合状态实现位数转换。

本发明为解决上述技术问题采用以下技术方案：

一种多模式选择的模数转换器，包括运算放大器类型选择模块、延时逻辑模块、第一延时选择器、第二延时选择器、逐次逼近寄存器（SAR）；所述延时逻辑模块的一端与运算放大器类型选择模块相连，所述延时逻辑模块的另一端与第二延时选择器的一端相连；所述第二延时选择器的另一端分别连接逐次逼近寄存器（SAR）、第一延时选择器的一端，所述第一延时选择器的另一端与运算放大器类型选择模块的输出端连接；所述第一延时选择器和第二延时选择器均采用三种相同的延时，通过选择延时时间方式，形成九种不同延时的异步时钟。

作为本发明一种多模式选择的模数转换器的进一步优选方案，所述运算放大器类型选择模块包含两种运算放大器：第一运算放大器和第二运算放大器，且第一运算放大器和第二运算放大器存在共同输入端：Vbias端、VIN端和VIP端，其共同输入端均连接运放类型选择器，其中，第一运算放大器包括一级运放加二级锁存，第二运算放大器包括比较器。

作为本发明一种多模式选择的模数转换器的进一步优选方案，还包含自举开关、非交叠时钟、内部时钟产生单元、DAC控制逻辑单元、第一DAC电容阵列和第二DAC电容阵列、异步延时逻辑单元，其中，非交叠时钟的CLK输入端连接采样信号，非交叠时钟的CLK_1N输出端和CLK_2N输出端分别连接自举开关的CLK_1N输入端和CLK_2N输入端；运算放大器类型选择模块的Valid输出端连接内部时钟产生单元的Valid输入端,同时，运算放大器类型选择模块的Valid输出端还连接异步延时逻辑单元的Valid输入端，运算放大器类型选择模块的端VOUTN输出端和VOUTP输出端分别与DAC控制逻辑单元的INN输入端和INP输入端对应连接；DAC控制逻辑单元的CAP_N（P）输出端连接对应的DAC电容阵列的输入端。