[发明专利]一种多模式选择的模数转换器

权利要求书

1.一种多模式选择的模数转换器，其特征在于：包括运算放大器类型选择模块、延时逻辑模块、第一延时选择器、第二延时选择器、逐次逼近寄存器（SAR）；所述延时逻辑模块的一端与运算放大器类型选择模块相连，所述延时逻辑模块的另一端与第二延时选择器的一端相连；所述第二延时选择器的另一端分别连接逐次逼近寄存器（SAR）、第一延时选择器的一端，所述第一延时选择器的另一端与运算放大器类型选择模块的输出端连接；所述第一延时选择器和第二延时选择器均采用三种相同的延时，通过选择延时时间方式，形成九种不同延时的异步时钟。

2.根据权利要求1所述一种多模式选择的模数转换器，其特征在于：所述运算放大器类型选择模块包含两种运算放大器：第一运算放大器和第二运算放大器，且第一运算放大器和第二运算放大器存在共同输入端：Vbias端、VIN端和VIP端，其共同输入端均连接运放类型选择器，其中，第一运算放大器包括一级运放加二级锁存，第二运算放大器包括比较器。

3.根据权利要求1所述一种多模式选择的模数转换器，其特征在于：还包含自举开关、非交叠时钟、内部时钟产生单元、DAC控制逻辑单元、第一DAC电容阵列和第二DAC电容阵列、异步延时逻辑单元，其中，非交叠时钟的CLK输入端连接采样信号，非交叠时钟的CLK_1N输出端和CLK_2N输出端分别连接自举开关的CLK_1N输入端和CLK_2N输入端；运算放大器类型选择模块的Valid输出端连接内部时钟产生单元的Valid输入端,同时，运算放大器类型选择模块的Valid输出端还连接异步延时逻辑单元的Valid输入端，运算放大器类型选择模块的VOUTN输出端和VOUTP输出端分别与DAC控制逻辑单元的INN输入端和INP输入端对应连接；DAC控制逻辑单元的CAP_N（P）输出端连接对应的DAC电容阵列的输入端。

4.根据权利要求3所述一种多模式选择的模数转换器，其特征在于：所述第一DAC电容阵列和第二DAC电容阵列均包括传输门开关，以及与传输门开关连接电容阵列，所述传输门开关一端连接电容阵列的C10,另一端连接电容阵列和运算放大器类型选择模块的正极输入端。

5.根据权利要求4所述一种多模式选择的模数转换器，其特征在于：所述内部时钟产生单元的SAMPLE输入端连接采样信号，C1输出端至C10输出端分别与DAC控制逻辑单元的C1输入端至C10输入端对应连接，同时，内部时钟产生单元的C1-C10端还分别与异步延时逻辑单元的C1-C10端对应连接；DAC控制逻辑单元的CNi端和CPi端分别连接异步延时逻辑单元的CNi输入端和CPi输入端，外设参考电压Vref连接DAC控制逻辑单元的Vref输入端；异步延时逻辑单元的S2至S10输出端接入对应S2至S10输入端，其V_CLC输出端连接运算放大器类型选择模块的V_CLC输入端。

6.根据权利要求1所述一种多模式选择的模数转换器，其特征在于：所述第一延时选择器和第二延时选择器均采用三种相同的延时。