[发明专利]基于三值忆阻器交叉阵列的数字或非门实现方法

说明书

本发明公开了一种基于三值忆阻器交叉阵列的数字或非门实现方法。本发明采用3×2结构的三值忆阻器交叉阵列，其中两个作为输入忆阻器，一个作为输出忆阻器。三值或非门的逻辑状态用忆阻器的阻值表示，本发明设计的基于三值忆阻器交叉阵列的三值数字逻辑或非门电路，结构清晰简单、易于实现。该或非门的交叉阵列实现对多值数字逻辑运算与存储一体化等诸多领域中的应用研究具有重要意义。

技术领域

本发明属于电路设计技术领域，涉及一种基于三值忆阻器交叉阵列的数字或非门实现方法。

背景技术

现代计算机自诞生起，就给人类社会的发展带来了极大的便利。目前，人们所使用的计算机大多都是冯·诺依曼体系架构，在这个架构中，计算和存储是分离的，即处理器和存储器之间的控制信号和数据传输均需通过总线进行传输，这就使得用于处理器和存储器之间传输数据的功耗远远大于计算机实际运算的功耗，这也就是冯·诺依曼架构的发展瓶颈。

忆阻器的出现则为解决这一问题提供了一种新的思路。忆阻器的概念最初由华裔科学家蔡少棠教授于1971年提出，但因不存在实际的物理器件而没有引起科技工作者较高的关注。2008年，惠普实验室制造出了第一个忆阻器元件，之后忆阻器相关领域便引起了很多科技工作者的研究兴趣。经过一系列的研究发现，忆阻器开关速度快、操作功耗低、与CMOS工艺相兼容，利用忆阻器所构成的数字逻辑电路也就具有优良的特性。更加重要的是，忆阻器尺寸较小、结构简单且具有非易失性，能实现非常紧凑的阵列结构，这是实现大规模数据存储的关键。综合上述特点，采用忆阻器交叉阵列来设计相应的电路既能考虑利用忆阻器的阻变特性来参与实现逻辑运算，并将运算的结果用忆阻器的阻态来保存，且直接在储存状态上进行逻辑操作，这样就省去了利用总线进行数据传输的步骤，节省了大量电路消耗，因此为计算机新架构的发展提供了新的解决方案。

随着现代信息技术的进一步发展，器件集成度不断提高，诸如互连电路、功率消耗过大等问题也进一步凸显，而三值逻辑对改善这一问题具有较好的效果。三值逻辑相比于二值逻辑单位携带信息量更大，因此能提高存储器的数据密度。三值忆阻器具有三个稳定的阻态，能较容易地仅使用单个器件来实现三值逻辑。基于二值忆阻器交叉阵列的相关研究目前已有了一些进展，而三值忆阻器在该领域的相关研究还很少，因此设计一种新的电路实现方法是很重要的。

发明内容

针对现有技术的不足，本发明提出了一种基于三值忆阻器交叉阵列的数字或非门实现方法。

本发明解决技术问题所采取的技术方案如下：利用一种阈值型三值忆阻器所构造的交叉阵列设计了一个三值或非门电路。

本发明采用3×2结构的三值忆阻器交叉阵列，即共需要6个忆阻器，每个忆阻器都位于横线与纵线的交叉点，且忆阻器的正极都与纵线相连，负极与横线相连。忆阻器M_1,1、M_2,1、M_3,1的正极都连接在同一条纵线上，该纵线经开关S₁与直流电源V₁相连。M_1,2、M_2,2、M_3,2的正极都连接在同一条纵线上，该纵线经开关S₂与直流电源V₂相连。M_1,1、M_1,2的负极连接在同一条横线上，该横线经开关S₃与直流电源V₃相连。M_2,1、M_2,2的负极连接在同一条横线上，该横线经开关S₄与直流电源V₄相连。M_3,1、M_3,2的负极连接在同一条横线上，该横线经开关S₅与直流电源V₅相连。此外，6个忆阻器再分别都经一个开关与一个等阻值的固定电阻并联。忆阻器的三个阻态分别表示三值逻辑的“0”、“1”、“2”。在6个忆阻器中，忆阻器M_1,1和M_2,1是输入忆阻器，M_3,2是输出忆阻器。