[发明专利]基于三值忆阻器交叉阵列的数字或非门实现方法

权利要求书

1.基于三值忆阻器交叉阵列的数字或非门实现方法，其特征在于：所采用的三值忆阻器为压控阈值型三值忆阻器，其数学模型由下式描述：

式中的a,b,c,d,e是模型中的可调参数，x为系统内部状态变量，v(t)表示忆阻器两端的电压，i(t)表示流经忆阻器的电流，v_th1和v_th2代表两个不同的阈值电压，R_L、R_M、R_H分别对应于该模型从低到高的三种不同的阻态，分别代表三值逻辑的“2”、“1”、“0”；

采用六个上述三值忆阻器构成所述数字或非门，其中两个作为输入忆阻器，另一个作为输出忆阻器，具体采用以下连接方式：

采用3×2结构的三值忆阻器交叉阵列，每个忆阻器都位于横线与纵线的交叉点，且忆阻器的正极都与纵线相连，负极与横线相连；忆阻器M_1,1、M_2,1、M_3,1的正极都连接在同一条纵线上，该纵线经开关S₁与直流电源V₁相连；M_1,2、M_2,2、M_3,2的正极都连接在同一条纵线上，该纵线经开关S₂与直流电源V₂相连；M_1,1、M_1,2的负极连接在同一条横线上，该横线经开关S₃与直流电源V₃相连；M_2,1、M_2,2的负极连接在同一条横线上，该横线经开关S₄与直流电源V₄相连；M_3,1、M_3,2的负极连接在同一条横线上，该横线经开关S₅与直流电源V₅相连；此外，六个忆阻器再分别都经一个开关与一个等阻值的固定电阻并联；忆阻器的三个阻态分别表示三值逻辑的“0”、“1”、“2”；在六个忆阻器中，忆阻器M_1,1和M_2,1是输入忆阻器，M_3,2是输出忆阻器；

忆阻器M_1,1和M_2,1的初始状态是逻辑门的两个输入A和B，忆阻器M_3,2的初始状态为R_L，最终状态为逻辑门输出忆阻器M_3,1的初始状态为R_H；数字或非门的真值表如下表所示：

数字或非门的工作分为三个阶段：

第一阶段，开关S₃、S₄、S₅闭合，其余开关断开；电压源V₃和V₄输出V_READ，其余电压源输出0V；该阶段用于读取输入忆阻器M_1,1和M_2,1的初始状态，即逻辑门的输入；

第二阶段，所有开关不发生变动，电压源V₃和V₄输出V_OR，其余电压源输出0V；此时忆阻器M_1,1、M_2,1相当于并联，然后再与忆阻器M_3,1串联；经由忆阻器M_1,1、M_2,1和M_3,1组成的或门电路完成逻辑变量A和B的“或”运算，其中，M_1,1、M_2,1是两个输入忆阻器，M_3,1是输出忆阻器，或运算的结果存储在M_3,1中；

第三阶段，S₁、S₂以及S_3,1闭合，其余开关断开；电压源V₁输出V_NOT，其余电压源输出0V；经由忆阻器M_3,1、固定电阻和忆阻器M_3,2组成的标准三值反相器完成“非”运算，其中，M_3,1是输入忆阻器，M_3,2是输出忆阻器，非运算的结果存储在M_3,2中。

2.根据权利要求1所述的基于三值忆阻器交叉阵列的数字或非门实现方法，其特征在于：令数学模型中的a＝e＝10，b＝10000，c＝d＝0.2，阈值电压v_th1和v_th2分别设为0.9V和1.1V；R_H、R_M、R_L分别为10kΩ、1kΩ、100Ω；固定电阻为25Ω；V_READ为0.3V，V_OR为1.25V，V_NOT为1.123V；

在运算阶段，首先进行“或”逻辑运算：

当输入均为逻辑“0”时，输入忆阻器并联总电阻为5kΩ，在这种情况下忆阻器M_3,1两端的分压为0.833V，没有超过阈值电压0.9V，因此忆阻器M_3,1的状态保持不变，即为逻辑“0”；然后进行“非”逻辑运算，此时忆阻器M_3,1为逻辑0，忆阻器M_3,1与固定电阻的并联阻值为24.9Ω，输出忆阻器M_3,2两端的分压-0.8991V，大于阈值电压-0.9V，因此，忆阻器M_3,2的状态保持不变，即最终逻辑门输出为逻辑“2”；

当输入为逻辑“0”和“1”时，在“或”运算阶段，输入忆阻器的并联总电阻为909Ω，此时忆阻器M_3,1两端的分压为1.146V；

当输入均为“1”时，输入忆阻器并联总电阻为500Ω，忆阻器M_3,1两端的分压为1.19V；

这两种情况下，忆阻器M_3,1两端的分压均超过了阈值电压0.9V，因此忆阻器M_3,1的状态都会被置为R_M；在忆阻器M_3,1的阻值发生变化后，电压会在忆阻器之间重新分配，对于前者，忆阻器M_3,1两端新的分压为0.655V，后者为0.833V，均未超过阈值电压1.1V，因此忆阻器M_3,1的状态不会发生进一步的变化，即或运算最终状态为“1”；

在“非”运算阶段，忆阻器M_3,1为逻辑1，其与固定电阻的并联阻值为24.3Ω，输出忆阻器M_3,2两端的分压-0.9035V，超过了阈值电压-0.9V，忆阻器M_3,2被置为R_M，阻值变化后其两端分压为-1.0964V，不超过-1.1V的阈值电压，因此状态不会继续变化，输出忆阻器最终输出逻辑“1”；

当输入为逻辑“0”和“2”时，“或”运算阶段的输入忆阻器的并联总电阻为99Ω，此时忆阻器M_3,1两端的分压为1.238V；

当输入为逻辑“1”和“2”时，输入忆阻器的并联总电阻为90.9Ω，此时忆阻器M_3,1两端的分压为1.239V；

当输入均为逻辑“2”时，输入忆阻器的并联总电阻为50Ω，此时忆阻器M_3,1两端的分压为1.244V；

以上三种情况下，忆阻器M_3,1两端的分压均超过了阈值电压0.9V，因此M_3,1的状态都会被置为R_M；在忆阻器M_3,1的阻值发生变化后，电压会在忆阻器之间重新分配；

上述三种情况下忆阻器M_3,1两端新的分压值分别为1.137V、1.146V和1.19V，均超过了阈值电压1.1V，所以忆阻器M_3,1的状态最终被切换为R_L，即为逻辑“2”；

在“非”运算阶段，忆阻器M_3,1为逻辑2，其与固定电阻的并联阻值为20Ω，输出忆阻器M_3,2两端的分压-0.9358V，超过了阈值电压-0.9V，忆阻器M_3,2被置为R_M，阻值变化后其两端分压为-1.101V，超过-1.1V的阈值电压，因此状态会进一步切换为R_H，输出忆阻器最终输出逻辑“0”。