[发明专利]一种掩模图案校正方法、存储介质以及设备

说明书

本发明公开了一种掩模图案校正方法、存储介质以及设备，对于至少包括第一图案、第二图案和第三图案，第三图案设置在第一图案和第二图案之间，在靠近第三图案的一侧，第一图案的轮廓包括第一斜线线段、分别和第一斜线线段的两端连接的第一直线线段和第二直线线段，第一直线线段和第二直线线段平行；第二图案的轮廓包括第二斜线线段、分别和第二斜线线段的两端连接的第三直线线段和第四直线线段，第三直线线段和第四直线线段平行的掩模图案，可以通过调整第一斜线线段与第一直线线段的第一夹角以及第二斜线线段与第三直线线段的第二夹角实现对掩模图案的校正，从而避免在第一斜线线段、第二斜线线段和第三图案之间的位置处出现桥接的缺陷。

技术领域

本发明涉及半导体技术领域，尤其涉及一种掩模图案校正方法、存储介质以及设备。

背景技术

在半导体器件制备过程中，通常采用光刻工艺将电路布局图案转印到半导体基底上。在进行光刻工艺之前，可以先根据需要的电路布局设计掩模图案，再利用光刻工艺将掩模图案以特定的比例转印到半导体基底上的光刻胶层，最后再基于形成目标图案的光刻胶层刻蚀半导体基底，以在基底上形成需要的电路布局图案。

随着半导体器件逐渐小型化，在采用光刻工艺将掩模图案转印到光刻胶层的过程中容易出现光学邻近效应，从而使光刻胶层上形成的目标图案出现桥接或者缺失的缺陷。因此，需要提供一种校正掩模图案的方法，以在基底上能够形成精确的电路布局图案。

发明内容

本发明要解决的技术问题是：如何提供一种校正掩模图案的方法，以形成精确的电路布局图案。

为解决上述技术问题，本发明提供了掩模图案校正方法、存储介质以及设备。

本发明的第一个方面提供了一种掩模图案校正方法，所述掩模图案至少包括第一图案、第二图案和第三图案，所述第三图案设置在所述第一图案和所述第二图案之间，在靠近所述第三图案的一侧，所述第一图案的轮廓包括第一斜线线段、分别和所述第一斜线线段的两端连接的第一直线线段和第二直线线段，所述第一直线线段和所述第二直线线段平行；所述第二图案的轮廓包括第二斜线线段、分别和所述第二斜线线段的两端连接的第三直线线段和第四直线线段，所述第三直线线段和所述第四直线线段平行，所述校正方法包括：

通过调整所述第一斜线线段与所述第一直线线段的第一夹角以及所述第二斜线线段与所述第三直线线段的第二夹角实现对所述掩模图案的校正。

在一些实施例中，调整所述第一斜线线段与所述第一直线线段的第一夹角以及所述第二斜线线段与所述第三直线线段的第二夹角实现对所述掩模图案的校正，包括：

增大所述第一夹角以及所述第二夹角，以将所述第一斜线线段与所述第一直线线段的所述第一夹角调整至第三夹角以及将所述第二斜线线段与所述第三直线线段的所述第二夹角调整至第四夹角实现对所述掩模图案的校正。

在一些实施例中，所述第一图案和所述第二图案沿所述第三图案的中心轴方向对称设置，所述第三图案的中心轴与所述第一直线线段平行；

增大所述第一夹角以及所述第二夹角，以将所述第一斜线线段与所述第一直线线段的所述第一夹角调整至第三夹角以及将所述第二斜线线段与所述第三直线线段的所述第二夹角调整至第四夹角实现对所述掩模图案的校正，包括：

增大所述第一夹角以及所述第二夹角，以将所述第一斜线线段与所述第一直线线段的所述第一夹角调整至第三夹角以及将所述第二斜线线段与所述第三直线线段的所述第二夹角调整至第四夹角，所述第三夹角和所述第四夹角相等。

在一些实施例中，在远离所述第三图案的一侧，所述第一图案的轮廓包括第一弯折线段，所述第一弯折线段与由所述第一直线线段、所述第一斜线线段和所述第二直线线段依次连接形成的第二弯折线段平行；所述第二图案的轮廓包括第三弯折线段，所述第三弯折线段与由所述第三直线线段、所述第二斜线线段和所述第四直线线段依次连接形成的第四弯折线段平行；