[发明专利]假定张量处理

说明书

本申请涉及假定张量处理。一种与假定张量处理有关的方法可包含：通过彼此耦合的多个乘累加器MAC单元接收多个通用数字unum或假定位串，所述多个通用数字unum或假定位串组织成矩阵并且将在使用所述多个MAC单元执行的多个相应递归运算中用作操作数；以及使用所述MAC单元执行所述多个相应递归运算。所述相应递归运算的迭代使用至少一个位串执行，所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同。所述方法可进一步包含在接收所述多个unum或假定位串之前，执行组织所述多个unum或假定位串的操作以在所述多个相应递归运算的执行期间实现阈值带宽比、阈值时延或这两者。

技术领域

本公开大体上涉及半导体存储器和方法，且更具体地说，涉及用于假定(posit)张量处理的设备、系统和方法。

背景技术

存储器装置通常提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器会需要功率以维持其数据(例如主机数据、误差数据等)并包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等等。非易失性存储器可通过在未供电时保存所存储数据来提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器和电阻可变存储器，如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)，如自旋力矩转移随机存取存储器(STT RAM)等等。

存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令和/或指令以在计算机或电子系统处于操作中时供主机使用。举例来说，数据、命令和/或指令可在计算或其它电子系统的操作期间在主机和存储器装置之间传送。

发明内容

在一方面，本申请提供一种用于假定张量处理的方法，其包括：至少部分地基于与彼此耦合的多个乘累加器(MAC)单元的递归运算相关联的阈值带宽比或阈值时延或这两者，以矩阵组织多个通用数字(unum)或假定位串；通过所述MAC单元接收组织成所述矩阵的所述多个unum或假定位串；使用所述MAC单元执行多个相应递归运算，其中所述相应递归运算的迭代使用至少一个位串执行，所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同；以及在耦合到所述多个MAC单元当中的相应MAC单元的相应寄存器中存储所述多个相应递归运算的迭代结果。

在另一方面，本申请进一步提供一种用于假定张量处理的设备，其包括：假定乘累加器(MAC)块，其包括多个MAC单元，所述多个MAC单元以网格构造组织且配置成：经由沿着所述假定MAC块的第一横向尺寸驻存的接口接收命令，所述命令是使用组织成矩阵的通用数字或假定位串执行相应递归运算；沿着所述假定MAC块的第二横向尺寸接收所述通用数字或假定位串，所述第二横向尺寸大体上正交于所述第一横向尺寸；以及使用接收到的通用数字或假定位串执行所述相应递归运算，其中所述相应递归运算的迭代使用至少一个位串执行，所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同。

在又一方面，本申请进一步提供一种用于假定张量处理的系统，其包括：部署在专用集成电路或现场可编程门阵列上的多个假定乘累加器(MAC)单元，所述MAC单元具备处理资源且以网格构造彼此耦合；以及耦合到所述MAC单元中的每一个的相应叠加寄存器，其中所述多个MAC单元当中的每个MAC单元配置成：接收根据通用数字格式或假定格式格式化且组织成矩阵的位串；使用接收到的位串作为递归运算的操作数来执行所述递归运算；使所述递归运算的迭代结果在所述相应叠加寄存器中累加；确定所述递归运算完成；以及使用所述递归运算的最终迭代结果、存储在所述相应叠加寄存器中的迭代结果或这两者产生所述递归运算的最终结果。

附图说明

图1是根据本公开的若干实施例的呈包含主机和存储器装置的设备形式的功能框图，所述存储器装置包含处理单元。

图2A是根据本公开的若干实施例的呈包含乘累加器块的处理单元形式的功能框图。