[发明专利]假定张量处理

权利要求书

1.一种用于假定张量处理的方法，其包括：

至少部分地基于与彼此耦合的多个乘累加器MAC单元(226-1，226-2，226-3，226-N)的递归运算相关联的阈值带宽比或阈值时延或这两者，以矩阵组织多个通用数字unum或假定位串(331，431)；

通过所述MAC单元(226-1，226-2，226-3，226-N)接收组织成所述矩阵的所述多个unum或假定位串(331，431)；

使用所述MAC单元(226-1，226-2，226-3，226-N)执行多个相应递归运算，其中所述相应递归运算的迭代使用至少一个位串执行，所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同；以及

在耦合到所述多个MAC单元(226-1，226-2，226-3，226-N)当中的相应MAC单元(226-1，226-2，226-3，226-N)的相应寄存器(227-1，227-2，227-3，227-N)中存储所述多个相应递归运算的迭代结果。

2.根据权利要求1所述的方法，其进一步包括同时执行所述多个递归运算的至少一部分。

3.根据权利要求1所述的方法，其中所述多个MAC单元(226-1，226-2，226-3，226-N)包括配置成执行所述多个相应递归运算的电路系统，并且驻存在专用集成电路或现场可编程门阵列上。

4.根据权利要求1至3中任一权利要求所述的方法，其中通过耦合到所述多个MAC单元当中的相应MAC单元的相应数据仲裁器执行所述组织所述多个unum或假定位串(331，431)的操作。

5.根据权利要求1至3中任一权利要求所述的方法，其中所述多个MAC单元(226-1，226-2，226-3，226-N)相对于彼此以网格构造组织。

6.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：

通过所述多个MAC单元(226-1，226-2，226-3，226-N)接收断言到所述相应MAC单元(226-1，226-2，226-3，226-N)的沿着所述多个MAC单元的第一横向尺寸驻存的第一物理部分的命令；以及

通过所述相应MAC单元(226-1，226-2，226-3，226-N)的沿着所述多个MAC单元(226-1，226-2，226-3，226-N)的第二横向尺寸驻存的第二物理部分接收所述多个unum或假定位串(331，431)，其中所述第一横向尺寸和所述第二横向尺寸彼此正交。

7.根据权利要求1至3中任一权利要求所述的方法，其进一步包括通过由所述多个MAC单元(226-1，226-2，226-3，226-N)当中的不同MAC单元(226-1，226-2，226-3，226-N)执行与所述多个相应递归运算相关联的子运算来执行所述多个相应递归运算。

8.根据权利要求1至3中任一权利要求所述的方法，其进一步包括使用至少一个相同unum或假定位串(331，431)作为所述多个相应递归运算的多个递归的操作数。

9.一种用于假定张量处理的设备，其包括：

假定乘累加器MAC块(124，224)，其包括多个MAC单元(226-1，226-2，226-3，226-N)，所述多个MAC单元以网格构造组织且配置成：

经由沿着所述假定MAC块(124，224)的第一横向尺寸驻存的接口(216-1，216-M)接收命令，所述命令是使用组织成矩阵的通用数字或假定位串(331，431)执行相应递归运算；

沿着所述假定MAC块(124，224)的第二横向尺寸接收所述通用数字或假定位串(331，431)，所述第二横向尺寸大体上正交于所述第一横向尺寸；以及

使用接收到的通用数字或假定位串(331，431)执行所述相应递归运算，其中所述相应递归运算的迭代使用至少一个位串执行，所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同。