[发明专利]一种双向去毛刺电路

说明书

本发明涉及集成电路技术领域，具体涉及一种双向去毛刺电路，包括D触发器，还包括保存输出状态的D触发器D₀，异或门，由与非门和第一反相器构成的与门，由D触发器构成的分频器，多个所述分频器串联后形成计时器；所述D触发器D₀为带有复位/置位功能的D触发器；当在时间长度为6~7个CLK时钟周期内，输入信号IN保持高电平，则输出为高电平，输入信号IN保持低电平，则输出为低电平，输入信号IN未保持低/高电平，则输出保持为上一个状态不变。本发明实现了对输入信号进行双向去毛刺动作，相比于传统方案，其除毛刺动作更加严格、准确，同时也节约了芯片面积。

技术领域

本发明涉及集成电路技术领域，具体涉及一种双向去毛刺电路。

背景技术

在电子产品中，经常会对一些芯片内部的状态进行检测，随后依据这些状态信息对芯片进行各种恰当的控制和保护，比如各种过温保护、过压保护、过流保护、欠压保护、短路保护等。而由于芯片外部或内部会天然地存在一些噪声或其他扰动，会使得被检测的信号上面会不可避免地叠加了一个些噪声信号，有时会使得被检测的输出状态信息来回翻转，这样需要对状态信息进行一个去毛刺处理，从而滤除各种干扰源对检测状态的影响。

传统去毛刺电路大多为数字型单边去毛刺电路或模拟型双向除毛刺电路，或采用两个数字型单边去毛刺电路串联来实现数字型双向去毛刺电路。其中模拟型双向除毛刺电路，其基本结构如图1,其主要原理为：利用上下两个受控的小电流源对一个电容进行充电或放电，从而实现双向去毛刺作用。其主要缺点为：该电路本身由于采用小电流对大电容进行充放电来实现一个数字信号的滤波，所以导致其抗电源或地上噪声能力比较弱。另外，由于是利用充放电来实现的数字信号滤波，就不可避免地引入了积分的概念，这样所带来的去毛刺效果是一种非严格型去毛刺动作。

另外，传统数字型单边去毛刺电路如图2和图3所示。可以考虑采用两个数字型单边去毛刺电路串联，来实现数字型双向去毛刺功能。具体示意图为图4所示。理论上可以实现严格型双向去毛刺动作，但这样相对于数字型单边去毛刺电路来说，不可避免地增加了电路芯片面积。

发明内容

针对现有技术的不足，本发明公开了一种双向去毛刺电路，为了减小芯片面积，降低芯片成本，提高状态检测可靠性。

本发明通过以下技术方案予以实现：

本发明公开一种双向去毛刺电路，包括保存输出状态的D触发器D0，异或门，由与非门和第一反相器构成的与门，由D触发器构成的分频器，多个所述分频器串联后形成计时器；所述D触发器D0为带有复位/置位功能的D触发器；当在时间长度为6~7个CLK时钟周期内，输入信号IN保持高电平，则输出为高电平，输入信号IN保持低电平，则输出为低电平，输入信号IN未保持低/高电平，则输出保持为上一个状态不变。

更进一步的，所述双向去毛刺电路中，输入信号Sel_Initial_State为输出OUT的初始状态选择信号，当Sel_Initial_State=0时，使得输出OUT初始状态为0，当Sel_Initial_State=1时，使得输出OUT初始状态为1。

更进一步的，所述双向去毛刺电路中，当输入信号IN为低电平时，所述异或门输出为0，所述计时器中D触发器的R端都为0，所述计时器不工作，所述计时器中D触发器的Q端输出均为0，经过所述与非门和所述第一反相器后输出信号Z=0，此时输入到所述计时器中第一个D触发器时钟端的信号不会被屏蔽。