[发明专利]一种双向去毛刺电路

权利要求书

1.一种双向去毛刺电路，包括D触发器，其特征在于，包括保存输出状态的D触发器D₀，异或门，由与非门和第一反相器构成的与门，由D触发器构成的分频器，3个所述分频器串联后形成计时器；所述D触发器D₀为带有复位/置位功能的D触发器；所述异或门第一输入端接输入信号IN，第二输入端连接D触发器D₀的Q端，输出端分别连接所述计时器中每个D触发器的R端；所述计时器中每个D触发器的Q端皆连接至所述与非门并作为输入，所述与非门的输出作为所述第一反相器的输入，所述第一反相器的输出连接或非门的第二输入端；所述或非门的第一输入端连接第二反相器的输出端，所述或非门的输出端连接第一个D触发器的CLK端，所述第二反相器的输入端连接CLK信号；输入信号Sel_Initial_State输入至所述D触发器D₀的R/S端，D触发器D₀的D端连接所述输入信号IN，D触发器D₀的CLK端连接第一反相器的输出端，D触发器D₀的Q端作为输出OUT；当在时间长度为6~7个CLK时钟周期内，输入信号IN保持高电平，则输出为高电平，输入信号IN保持低电平，则输出为低电平，输入信号IN未保持低/高电平，则输出保持为上一个状态不变。

2.根据权利要求1所述的双向去毛刺电路，其特征在于，所述双向去毛刺电路中，输入信号Sel_Initial_State为输出OUT的初始状态选择信号，当Sel_Initial_State=0时，使得输出OUT初始状态为0，当Sel_Initial_State=1时，使得输出OUT初始状态为1。

3.根据权利要求1所述的双向去毛刺电路，其特征在于，所述双向去毛刺电路中，当输入信号IN为低电平时，所述异或门输出为0，所述计时器中D触发器的R端都为0，所述计时器不工作，所述计时器中D触发器的Q端输出均为0，经过所述与非门和所述第一反相器后输出信号Z=0，此时输入到所述计时器中第一个D触发器时钟端的信号不会被屏蔽。

4.根据权利要求1所述的双向去毛刺电路，其特征在于，所述双向去毛刺电路中，当输入信号IN为高电平时，所述异或门输出为1，所述计时器中D触发器的R端都为1，计时器开始工作，由于在此之前，所述计时器中D触发器的Q端输出均为0，经过所述与非门和所述第一反相器的输出信号Z=0，此时输入到所述计时器中第一个D触发器时钟端的信号不会被屏蔽；当所述计时器中D触发器的Q端输出均为1时，经过所述与非门和所述第一反相器的输出信号Z从0变成1，此时输入到所述计时器中第一个D触发器时钟端的信号将会被屏蔽；所述输出信号Z还输入到D触发器D₀的时钟端，由于检测到上升沿，输出OUT为高电平。

5.根据权利要求4所述的双向去毛刺电路，其特征在于，在CLK信号上升沿计数过程中，输入信号IN没有持续保持高电平，出现低电平状态，异或门输出为0，计时器被复位，所述计时器中D触发器的Q端输出全部变为0，输出信号Z保持为0状态，无法给出0翻转1的上升沿，D触发器D₀的输出OUT将继续保持上一次的状态，无法输出输入信号IN的状态。

6.根据权利要求5所述的双向去毛刺电路，其特征在于，当输出OUT为低电平时，在输入信号IN变为高电平后，计时器的复位端信号无效，并启动下一次计数的过程，否则不会启动计数器，输出OUT将一直维持低电平。