[发明专利]一种基于Latch的异步逐次逼近转换逻辑结构

权利要求书

1.本发明提出一种应用于逐次逼近型模数转换器的异步逐次逼近转换逻辑结构设计，其特征在于采用Latch结构对逐次逼近型模数转换器的输出码字进行锁存，并异步产生下一位码字量化的时钟，从而实现模数转换器量化所需的自驱动时钟。

2.根据权利要求1所述的一种异步逐次逼近转换逻辑结构，其特征在于使用Latch结构代替传统异步逻辑中使用的D触发器，减少了锁存与时钟产生结构的MOS管数量，并因此减少了逻辑的占用面积与功耗。

3.根据权利要求2所述的一种异步逐次逼近转换逻辑结构，其特征在于使用PN Latch而非传统动态逻辑所使用的P/N Latch作为锁存结构，消除了电容翻转对输出节点的影响，保证了锁存结果的可靠性。

4.根据权利要求2所述的一种异步逐次逼近转换逻辑结构，其特征在于使用更可靠的锁存逻辑与时钟产生逻辑，避免了Latch被提前触发锁存或是被之后的比较器输出干扰，提高了逻辑的稳定性。