[发明专利]集成芯片

说明书

本公开的各种实施例是针对集成芯片，其包括分别从半导体基板垂直延伸的第一鳍片结构及第二鳍片结构。第一鳍片结构沿着第一方向横向延伸且具有第一宽度。第二鳍片结构沿着第一方向横向延伸且具有小于第一宽度的第二宽度。多个第一纳米结构位于第一鳍片结构的正上方且与第一鳍片结构垂直地分隔一不为零的距离。栅极电极沿着实质上垂直于第一方向的第二方向连续地横向延伸。栅极电极位于第一鳍片结构及第二鳍片结构的正上方，且包绕所述多个第一纳米结构。

技术领域

本发明实施例涉及半导体技术，特别是涉及一种具有鳍片结构的集成芯片。

背景技术

在过去的几十年间，集成电路(IC)制造产业经历了指数型的增长。随着集成电路的发展，举例而言，通过减小最小部件尺寸及/或减小半导体装置的元件之间的间距，微缩了半导体装置的尺寸(例如：互补金属氧化物半导体(CMOS)反相器(inverter)面积)，其增加了装置密度(例如：积集在给定面积中的半导体装置数量)。然而，随着持续地微缩半导体装置的尺寸，要在不对装置密度产生负面影响的情况下改善半导体装置的性能(例如：提高开关速度、减少电流不平衡、减少读取/写入时间等等)变得越来越困难。因此，需要集成电路制造产业的进步，在不对装置密度产生负面影响的情况下改善半导体装置的性能。

发明内容

本发明实施例提供一种集成芯片，包括：第一鳍片结构，从半导体基板垂直延伸，其中第一鳍片结构沿着第一方向横向延伸且具有第一宽度；第二鳍片结构，从半导体基板垂直延伸，其中第二鳍片结构沿着第一方向横向延伸且具有小于第一宽度的第二宽度；多个第一纳米结构，位于第一鳍片结构的正上方且与第一鳍片结构垂直地分隔一不为零的距离；以及栅极电极，沿着实质上垂直于第一方向的第二方向连续地横向延伸，其中栅极电极位于第一鳍片结构及第二鳍片结构的正上方，且包绕所述多个第一纳米结构。

本发明实施例提供一种集成芯片，包括：隔离结构，位于半导体基板上方；多个第一鳍片结构，从半导体基板垂直延伸穿过隔离结构，其中所述多个第一鳍片结构分别具有第一宽度；多个第二鳍片结构，从半导体基板垂直延伸穿过隔离结构，其中所述多个第二鳍片结构分别具有第二宽度且在所述多个第一鳍片结构之间被横向地隔开，其中第二宽度小于第一宽度；多个第一纳米片场效晶体管，在半导体基板上方，其中所述多个第一纳米片场效晶体管中的纳米片场效晶体管分别包括：一对第一源极/漏极区，设置于对应的第一鳍片结构上；多个第一纳米结构，位于对应的第一鳍片结构的正上方，其中所述多个第一纳米结构横向延伸于此对第一源极/漏极区之间，其中所述多个第一纳米结构具有第一宽度；以及多个第一鳍式场效晶体管，在半导体基板上方，其中所述多个第一鳍式场效晶体管中的鳍式场效晶体管分别包括：一对第二源极/漏极区，设置于对应的第二鳍片结构上；及对应的第二鳍片结构的上部，横向延伸于此对第二源极/漏极区之间。

本发明实施例提供一种集成芯片的形成方法，包括：形成半导体层堆叠于半导体基板上，其中半导体层堆叠包括多个第一半导体层及多个第二半导体层；形成遮罩结构于半导体层堆叠及半导体基板上，其中遮罩结构包括多个遮罩层；形成多个心轴结构于遮罩结构上，其中所述多个心轴结构包括位于半导体层堆叠上的第一心轴结构及从半导体层堆叠横向偏移一不为零的距离的第二心轴结构；沿着第一心轴结构的相对侧壁形成第一侧壁间隔物结构且沿着第二心轴结构的相对侧壁形成第二侧壁间隔物结构；形成第一保护层于第二心轴结构上；根据第一保护层执行第一图案化制程，以移除第一侧壁间隔物结构；形成第二保护层于第一心轴结构上；根据第二保护层执行第二图案化制程，以移除第二心轴结构；根据第一心轴结构及第二侧壁间隔物结构执行第三图案化制程，以移除部分遮罩结构，从而定义第一遮罩层堆叠，位于半导体层堆叠上且具有第一宽度，以及定义第二遮罩层堆叠，从半导体层堆叠横向偏移且具有小于第一宽度的第二宽度；以及根据第一遮罩层堆叠及第二遮罩层堆叠，对半导体基板及半导体层堆叠执行第三图案化制程，从而定义第一鳍片结构，在横向上邻近第二鳍片结构，其中第一鳍片结构具有第一宽度且第二鳍片结构具有第二宽度，且其中半导体层堆叠位于第一鳍片结构的正上方。

附图说明