[发明专利]一种集成抗辐射高压SOI器件及其制造方法

权利要求书

1.一种集成抗辐射高压SOI器件，其特征在于，包括依次形成的P型衬底（11）、埋氧化层（21）、N型外延层（13）；所述N型外延层（13）表面设置有高压NMOS器件（71）、高压PMOS器件（72）、高压ESD器件（73）；

所述集成抗辐射高压SOI器件还包括隔离氧化层（22）、栅氧化层（23）、金属前介质层（24）、第一P型掺杂区（41）、第二P型掺杂区（42）、第三P型掺杂区（43）、第四P型掺杂区（44）、第五P型掺杂区（45）、第一N型掺杂区（31）、第二N型掺杂区（32）、多晶硅（51）、多晶栅电极（52）、源极金属电极（61）、漏极金属电极（62）、阳极金属电极（63）、阴极金属电极（64）；

第一N型掺杂区（31）设置在高压NMOS器件（71）中的第二P型掺杂区（42），第三P型掺杂区（43）设置在高压PMOS器件（72）中的N型外延层（13）中；第一P型掺杂区（41）在第二P型掺杂区（42）下界面，设置在埋氧化层（21）的上界面，第四P型掺杂区（44）设置在第二P型掺杂区（42）的上表面。

2.如权利要求1所述的集成抗辐射高压SOI器件，其特征在于，所述第四P型掺杂区（44）表面设置有阳极金属电极（63）。

3.一种集成抗辐射高压SOI器件的制造方法，其特征在于，包括：

依次形成P型衬底（11）、埋氧化层（21）和顶层硅（12）；采用离子注入工艺，在顶层硅（12）上注入P型杂质，形成第一P型掺杂区（41）；

在埋氧化层（21）上形成N型外延层（13）；在N型外延层（13）上腐蚀深硅槽，并通过氧化工艺，在硅槽的侧壁氧化形成隔离氧化层（22）；

采用淀积工艺，在深硅槽内填充多晶硅（51），多晶硅（51）腐蚀后，在其上表面淀积隔离氧化层（22），形成深槽隔离结构；在高压NMOS器件（71）和高压ESD器件（73）区域注入P型杂质，并通过退火工艺形成第二P型掺杂区（42）；

在高压NMOS器件（71）中的第二P型掺杂区（42）内注入N型杂质，并通过退火工艺形成第一N型掺杂区（31）；在高压PMOS器件（72）和高压ESD器件（73）区域注入P型杂质，并通过退火工艺形成第三P型掺杂区（43）；

在高压ESD器件（73）中的第二P型掺杂区（42）注入P型杂质，并通过退火工艺形成第四P型掺杂区（44）；在第一N型掺杂区（31）中注入形成第二N型掺杂区（32），在高压PMOS器件（72）中的第三P型掺杂区（43）注入形成第五P型掺杂区（45），在高压ESD器件（73）区域的第四P型掺杂区（44）和N型外延层（13）中形成第二N型掺杂区（32）和第五P型掺杂区（45），在第三P型掺杂区（43）形成第五P型掺杂区（45）；

在N型外延层（13）的表面形成栅氧化层（23），接着进行多晶淀积，并通过光刻和腐蚀，在高压NMOS器件（71）和高压PMOS器件（72）区域形成多晶栅电极（52）；

在高压NMOS器件（71）和高压PMOS器件（72）区域形成源极金属电极（61）和漏极金属电极（62），在高压ESD器件（73）区域形成阳极金属电极（63）和阴极金属电极（64）。

4.如权利要求3所述的集成抗辐射高压SOI器件的制造方法，其特征在于，所述多晶栅电极（52）、源极金属电极（61）、漏极金属电极（62）、阳极金属电极（63）和阴极金属电极（64）之间通过金属前介质层（24）隔离。

5.如权利要求3所述的集成抗辐射高压SOI器件的制造方法，其特征在于，所述第四P型掺杂区（44）的注入剂量为1E12~1E14cm^-2。

6.如权利要求3所述的集成抗辐射高压SOI器件的制造方法，其特征在于，所述第一P型掺杂区（41）的注入剂量为1E13~1E15cm^-2。

7.如权利要求3所述的集成抗辐射高压SOI器件的制造方法，其特征在于，所述高压ESD器件（73）区域的N型外延层（13）中注入形成第三N型掺杂区（33），所述第三N型掺杂区（33）的注入剂量为1E13~1E15cm^-2。

8.如权利要求3所述的集成抗辐射高压SOI器件的制造方法，其特征在于，所述高压ESD器件（73）和高压PMOS器件（72）中的第三P型掺杂区（43）能够同时形成以减少工艺制造成本。