[发明专利]FinFET中单扩散区切断结构的制造方法

说明书

本发明公开了一种FinFET中单扩散区切断结构的制造方法，包括：步骤一、形成多个鳍体；步骤二、形成伪栅极结构；步骤三、形成嵌入式外延层；步骤四、形成第零层层间膜；步骤五、进行形成单扩散区切断结构的工艺，包括：步骤51、光刻定义出单扩散区切断结构的形成区域；步骤52、对单扩散区切断结构的形成区域内的伪栅极结构和鳍体进行刻蚀形成第一凹槽；步骤53、在第一凹槽中填充具有应力的第一介质材料层；步骤54、对第一介质材料层进行回刻；步骤55、在顶部子凹槽中填充第二多晶硅层；步骤六、进行金属栅置换工艺。本发明能避免嵌入式外延层外延时形成小平面缺陷和使嵌入式外延层的应力得到保持，工艺控制更加容易。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种鳍式场效应晶体管(FinFET transistor)中单扩散区切断结构的制造方法。

背景技术

FinFET中通常采用双扩散区切断(Double Diffusion Break，DDB)结构和单扩散区切断(Single Diffusion Break，SDB)结构来实现有源区的隔离，器件单元如标准逻辑单元(Logic Standard Cell)的有源区的宽度是按照多晶硅栅步进(Contacted poly pitch，CPP)来计算的，其中，DDB结构中至少包括了两个伪栅极结构，而SDB结构仅需占用一个伪栅极结构的宽度，故DDB需要再额外增加一个CPP宽度，SDB能将有源区的宽度设置为最小，SDB工艺形成的器件密度更高，器件面积更小，SDB工艺技术通常会在14nm以下的工艺节点中采用。

如图1所示，是现有FinFET中单扩散区切断结构的制造方法对应的FinFET的版图结构；如图2A至图2C所示，是现有FinFET中单扩散区切断结构的制造方法各步骤中沿图4中的虚线BB1处的剖面图；现有FinFET中单扩散区切断结构的制造方法，包括如下步骤：

步骤一、如图2A所示，在半导体衬底101a上形成多个鳍体101。

步骤二、如图2A所示，对虚线框103所示的单扩散区切断结构的形成区域的所述鳍体101进行刻蚀形成凹槽。图1中也显示了单扩散区切断结构的形成区域对应的虚线框103。

步骤三、如图2A所示，采用流动式化学气相沉积工艺(FCVD)同时在鳍体101的间隔区域形成隔离氧化层105和在SDB的形成区域的凹槽中填充氧化层106。FCVD工艺完成后还包括退火工艺使隔离氧化层105固化。

各所述鳍体101之间的间隔区域中填充有隔离氧化层105，所述隔离氧化层105的顶部表面低于所述鳍体101的顶部表面。氧化层106也同样被被回刻。

步骤四、如图2A所示，形成伪栅极结构，在栅极形成区域中，所述伪栅极结构覆盖在所述鳍体101的侧面和顶部表面；所述伪栅极结构由第一栅介质层和第一多晶硅栅102叠加而成。图1、图2A中仅显示了所述第一多晶硅栅102，所述第一栅介质层未显示。

步骤二的FCVD工艺加退火工艺中有可能是所述鳍体101产生损耗，凹槽的尺寸会变得，这时SDB形成区域的所述伪栅极结构的宽度有可能小于凹槽的宽度，这会对后续的嵌入式外延层的外延生长产生不利影响。

当凹槽的宽度变小后，能避免SDB形成区域的所述伪栅极结构的宽度小于凹槽的宽度，这是一种理想状态，图2A中对应于理想状态。所以现有方法能对伪栅极结构和嵌入式外延层的形成工艺产生不利影响，不利于工艺控制。

由图1所示可知，在俯视面上，所述伪栅极结构呈条形结构且所述伪栅极结构的条形结构和所述鳍体101的条形结构垂直。

在所述伪栅极结构形成后还包括在所述伪栅极结构侧面形成侧墙104的步骤。

步骤五、在所述伪栅极结构两侧的所述鳍体101中形成嵌入式外延层。

如图2A所示，步骤五包括如下分步骤：