[发明专利]阵列基板、显示面板及阵列基板的制作方法

说明书

本申请公开了一种阵列基板、显示面板及阵列基板的制作方法。阵列基板包括依次设置的衬底基板、薄膜晶体管层和平坦层；其中，薄膜晶体管层包括沿远离衬底基板依次设置的多层导电结构层，导电结构层包括沿远离衬底基板依次设置的导电层和绝缘层，绝缘层包括与导电层重叠的第一区域，以及与第一区域相邻的第二区域，至少一层导电结构层的绝缘层的第一区域的厚度小于第二区域的厚度。本申请实施例通过使导电结构层中绝缘层的第一区域的厚度小于第二区域的厚度，可以在阵列基板制程中对导电层进行多重分段平坦化，逐次消除导电层堆叠造成的段差，从而改善阵列基板像素基底的平坦度。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板及阵列基板的制作方法。

背景技术

随着高世代线显示面板尺寸的增加，对其扫描及解析度的要求也会增加，在其制作过程中需采用阻抗较小的厚铜制程，且遮光金属层也需要走讯号，造成像素基底平坦度段差急剧增加。采用喷墨打印(IJP)工艺的显示面板的油墨打印到像素区时，由于像素基底表面段差较大，使得烘干后膜厚不均，从而影响显示面板发光效果和使用寿命。

目前，为提高像素基底平坦度，常采用增大平坦化层厚度的方法，而平坦化层厚度过厚会导致开孔过深，影响后续膜层的制作。对于高世代大尺寸显示面板而言，由于素基底平坦度段差的急剧增加，仅依靠增大平坦化层厚度也不能达到较理想的平坦化水平。

发明内容

本申请实施例提供一种阵列基板、显示面板及阵列基板的制作方法，以解决现有技术中存在的像素基底段差大、平坦度差的问题。

本申请实施例提供一种阵列基板，包括：

衬底基板；

薄膜晶体管层，设置于所述衬底基板上，所述薄膜晶体管层包括沿远离所述衬底基板依次设置的多层导电结构层，所述导电结构层包括沿远离所述衬底基板依次设置的导电层和绝缘层，所述绝缘层包括与所述导电层重叠的第一区域，以及与所述第一区域相邻的第二区域；至少一层所述导电结构层的绝缘层的第一区域的厚度小于第二区域的厚度；

平坦层，设置于所述薄膜晶体管层上。

在一些实施例中，各所述导电结构层的绝缘层的第一区域的厚度小于第二区域的厚度。

在一些实施例中，所述绝缘层由有机材料制成。

在一些实施例中，所述导电结构层的绝缘层远离所述衬底基板的一侧表面与所述衬底基板之间具有第一最大距离和第一最小距离，所述第一最大距离与所述第一最小距离具有第一高度差，所述多层导电结构层的绝缘层的第一高度差在远离所述衬底基板的方向上逐渐减小。

在一些实施例中，靠近所述衬底基板的导电结构层的绝缘层的第一高度差小于或等于800nm。

在一些实施例中，靠近所述平坦层的导电结构层的绝缘层的第一高度差小于或等于600nm。

在一些实施例中，所述平坦层远离所述薄膜晶体管层的一侧表面与所述衬底基板之间具有第二最大距离和第二最小距离，所述第二最大距离与所述第二最小距离具有第二高度差，所述第二高度差小于或等于200nm。

在一些实施例中，所述薄膜晶体管层包括两层导电结构层，靠近所述衬底基板的导电结构层的导电层和绝缘层依次为遮光金属层和缓冲层，靠近所述平坦层的导电结构层的导电层和绝缘层依次为栅极层和层间介质层，所述缓冲层和所述栅极层之间沿远离所述衬底基板依次设置有有源层和栅极绝缘层，所述层间介质层上设置有源漏极层，所述源漏极层与所述有源层和所述遮光金属层电连接。

在一些实施例中，所述有源层至少一侧设置有阻隔层。

在一些实施例中，所述阻隔层的厚度小于或等于1000埃。

在一些实施例中，所述阵列基板还包括阳极层，所述阳极层设置于所述平坦层上，所述阳极层与所述源漏极层电连接。