[发明专利]一种亚阈值动态延迟型PUF电路

说明书

本发明公开了一种亚阈值动态延迟型PUF电路，包括结构相同的两个混合延迟单元、第一反相器和判决器，两个混合延迟单元分别采用动态亚阈值逻辑电路结构，每个混合延迟单元中具有能够产生电荷分享效应的并联电荷分享阵列，两个混合延迟单元分别与判决器连接，判决器根据两个混合延迟单元输出的低电平到达其处的先后生成对应的响应信号；优点是两个混合延迟单元采用动态亚阈值逻辑,降低了电路能耗，并联电荷分享阵列产生的电荷分享效应使得每个混合延迟单元在不同输入激励下具有不同的延时输出函数,从而使得对于不同激励信号,每个混合延迟单元的输出模型不一样,攻击者难以预测判决器输出的响应信号，由此本发明能够兼顾低能耗与安全性。

技术领域

本发明涉及一种PUF电路，尤其是涉及一种亚阈值动态延迟型PUF电路。

背景技术

物理不可克隆函数(Physical Unclonable Function,PUF)电路利用集成电路制造工艺偏差产生用于身份识别的密钥。与传统非易失性存储器相比，PUF仅在上电状态生成密钥，可有效降低侵入式攻击风险。PUF可直接用于身份验证和密钥加密存储，在低能耗物联网应用中受到关注。但是，这些应用通常面积和电池电量等资源有限，为将PUF 集成到这些资源受限型系统中必须考虑整体能耗预算，而能耗开销通常与PUF抗攻击能力正相关。如使用辅助电路提高PUF安全性也需要占用较多硬件资源，因此其安全强度受到限制。尤其是人工智能技术不断发展，通过机器学习对PUF进行模型攻击成为可能。 PUF既面临紧张的能耗预算也面临着新型攻击威胁。

文献[1](ZHUANG H,XI X,SUN N,et al.A strong subthreshold current arrayPUF resilient to machine learning attacks[J].IEEE Transactions on Circuitsand Systems I:Regular Papers,2020,67(1):135-144.)中提出了一种亚阈值电流型PUF，该亚阈值电流型PUF具有抵抗机器学习攻击特性，但是其误码率过大,在应用到轻量型设备时仍需引入额外纠错电路从而使得其能耗不可避免的增大。文献[2](LIN L, SRIVATHSAS,KRISHNAPPA D,et al.Design and validation of arbiter-based PUFs for sub-45-nm low-power security applications[J].IEEE Transactions on InformationForensics and Security,2012,7(4):1394-1403.)中提出了一种亚阈值延迟型PUF，该亚阈值延迟型PUF有效降低了电路能耗，但是其电路输出模型是一种线性函数,极易受到机器学习等方式攻击。因此,上述两种PUF均难以兼顾低能耗与安全性。

发明内容

本发明所要解决的技术问题是提供一种能够兼顾低能耗与安全性的亚阈值动态延迟型PUF电路。