[发明专利]用于低供电电压操作的感测放大器架构在审
申请号: | 202110259498.3 | 申请日: | 2021-03-10 |
公开(公告)号: | CN113851157A | 公开(公告)日: | 2021-12-28 |
发明(设计)人: | H·亚比;K·林 | 申请(专利权)人: | 闪迪技术有限公司 |
主分类号: | G11C7/06 | 分类号: | G11C7/06;G11C16/30;G11C16/04;G11C16/34;G11C7/18;G11C8/14;G11C5/14 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 徐东升 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 供电 电压 操作 放大器 架构 | ||
1.一种装置,包括:
读取电路,所述读取电路被配置为从存储器单元读取数据;和
数据锁存器电路,所述数据锁存器电路与所述读取电路通信,所述数据锁存器电路包括处于非导通状态的晶体管,所述数据锁存器电路被配置成锁存来自所述读取电路的所述数据并且在锁存所述数据之后增大所述晶体管的阈值电压。
2.根据权利要求1所述的装置,其中:
所述存储器单元布置在第一管芯上;以及
所述数据锁存器电路布置在第二管芯上。
3.根据权利要求1所述的装置,其中:
所述数据锁存器电路被配置成在所述数据被锁存之后增加所述晶体管的源极到体电压。
4.根据权利要求1所述的装置,其中:
所述晶体管包括NMOS晶体管,并且在所述数据锁存之后所述晶体管的源极被增大。
5.根据权利要求1所述的装置,其中:
所述晶体管包括NMOS晶体管,并且在所述数据锁存之后所述晶体管的体被减小。
6.根据权利要求4所述的装置,所述装置还包括:
控制电路,所述控制电路被配置为确定芯片温度并基于所述芯片温度确定要施加到所述晶体管的所述源极的第一电压。
7.根据权利要求4所述的装置,所述装置还包括:
控制电路,所述控制电路被配置为确定启用的数据锁存器的数量并基于所述启用的数据锁存器的数量确定要施加到所述晶体管的所述源极的第一电压。
8.根据权利要求5所述的装置,所述装置还包括:
控制电路,所述控制电路被配置为确定芯片温度并基于所述芯片温度确定要施加到所述晶体管的所述体的第一电压。
9.根据权利要求5所述的装置,所述装置还包括:
控制电路,所述控制电路被配置为确定启用的数据锁存器的数量并基于所述启用的数据锁存器的数量确定要施加到所述晶体管的所述体的第一电压。
10.根据权利要求1所述的装置,其中:
所述存储器单元包括浮栅晶体管。
11.一种方法,包括:
检测要执行从一组存储器单元读取一组数据的读取操作;
识别用于存储所述一组数据的一组数据锁存器;
确定所述一组数据锁存器中的一个或多个晶体管的源极电压;
确定所述一组数据锁存器的一个或多个晶体管的阱电压;
将所述一个或多个晶体管的一个或多个源极设置为所述源极电压;
将所述一个或多个晶体管的一个或多个阱设置为所述阱电压;
从所述一组存储器单元读取所述一组数据;
当所述一个或多个源极被设置为所述源极电压并且所述一个或多个阱被设置为所述阱电压时,使用所述一组数据锁存器存储所述一组数据;
确定大于所述源极电压的第二源极电压;并且
在使用所述一组数据锁存器存储所述一组数据之后,将所述一个或多个晶体管的所述一个或多个源极设置为所述第二源极电压。
12.根据权利要求11所述的方法,所述方法还包括:
确定小于所述阱电压的第二阱电压;以及
在使用所述一组数据锁存器存储所述数据集之后,将所述一个或多个晶体管的所述一个或多个阱设置为所述第二阱电压。
13.根据权利要求11所述的方法,所述方法还包括:
确定芯片温度;以及
基于所述芯片温度来确定所述一组数据锁存器的所述一个或多个晶体管的所述源极电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司,未经闪迪技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110259498.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器系统和控制方法
- 下一篇:半导体器件